Tracking Elephant Flows in Internet Backbone Traffic with an FPGA-based Cache

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F09%3APU86219" target="_blank" >RIV/00216305:26230/09:PU86219 - isvavai.cz</a>

Nalezeny alternativní kódy

RIV/63839172:_____/09:00006811

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Tracking Elephant Flows in Internet Backbone Traffic with an FPGA-based Cache

Popis výsledku v původním jazyce

This paper presents an FPGA-friendly approach to tracking elephant flows in network traffic. Our approach, Single Step Segmented Least Recently Used (S3-LRU) policy, is a network traffic-friendly replacement policy for maintaining flow states in a NaiveHash Table (NHT). We demonstrate that our S3-LRU&nbsp; approach preserves elephant flows: conservatively promoting&nbsp; potential elephants and evicting lowrate flows in LRU manner.&nbsp; Our approach keeps flow-state of any elephant since startof-day and provides a significant improvement over filtering approaches&nbsp; proposed in previous work. Our FPGA-based implementation of&nbsp; the S3-LRU in combination with an NHT suites well the parallel&nbsp; access to block memories while capitalising on the retuning of&nbsp; parameters through dynamic-reprogramming.

Název v anglickém jazyce

Tracking Elephant Flows in Internet Backbone Traffic with an FPGA-based Cache

Popis výsledku anglicky

This paper presents an FPGA-friendly approach to tracking elephant flows in network traffic. Our approach, Single Step Segmented Least Recently Used (S3-LRU) policy, is a network traffic-friendly replacement policy for maintaining flow states in a NaiveHash Table (NHT). We demonstrate that our S3-LRU&nbsp; approach preserves elephant flows: conservatively promoting&nbsp; potential elephants and evicting lowrate flows in LRU manner.&nbsp; Our approach keeps flow-state of any elephant since startof-day and provides a significant improvement over filtering approaches&nbsp; proposed in previous work. Our FPGA-based implementation of&nbsp; the S3-LRU in combination with an NHT suites well the parallel&nbsp; access to block memories while capitalising on the retuning of&nbsp; parameters through dynamic-reprogramming.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

—

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2009

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

19th International Conference on Field Programmable Logic and Applications

ISBN

978-1-4244-3892-1

ISSN

—

e-ISSN

—

Počet stran výsledku

5

Strana od-do

—

Název nakladatele

Institute of Electrical and Electronics Engineers

Místo vydání

Prague

Místo konání akce

Prague

Datum konání akce

31. 8. 2009

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—