Retargetable Multi-level Debugging in HW/SW Codesign

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F11%3APU96012" target="_blank" >RIV/00216305:26230/11:PU96012 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Retargetable Multi-level Debugging in HW/SW Codesign

Popis výsledku v původním jazyce

Debugging is a standard part of an embedded system design process. The debugger is used for a target application debugging and for a testing of the designed system. The target application debugging can be performed either on a statement-accurate level (i.e. source-language level debugging) or on an instruction-accurate level (i.e. assembly-language level debugging). The architecture design debugging is done on a cycle-accurate level. Nowadays embedded systems are often parallel-based. Therefore, it is important to allow debugging of systems with more than one application-specific instruction set processors (ASIP). Since the current trend of ASIP design is focused on automatic tool-chain generation, the debugger must be retargetable to arbitrary architecture. In this paper, we present the concept of an automatically generated multi-level retargetable debugger. This debugger can operate on each of the previously mentioned levels and it allows debugging of multiprocessor systems. The expe

Název v anglickém jazyce

Retargetable Multi-level Debugging in HW/SW Codesign

Popis výsledku anglicky

Debugging is a standard part of an embedded system design process. The debugger is used for a target application debugging and for a testing of the designed system. The target application debugging can be performed either on a statement-accurate level (i.e. source-language level debugging) or on an instruction-accurate level (i.e. assembly-language level debugging). The architecture design debugging is done on a cycle-accurate level. Nowadays embedded systems are often parallel-based. Therefore, it is important to allow debugging of systems with more than one application-specific instruction set processors (ASIP). Since the current trend of ASIP design is focused on automatic tool-chain generation, the debugger must be retargetable to arbitrary architecture. In this paper, we present the concept of an automatically generated multi-level retargetable debugger. This debugger can operate on each of the previously mentioned levels and it allows debugging of multiprocessor systems. The expe

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)<br>S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2011

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

The 23rd International Conference on Microelectronics (ICM 2011)

ISBN

978-1-4577-2209-7

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

1-6

Název nakladatele

Institute of Electrical and Electronics Engineers

Místo vydání

Hammamet

Místo konání akce

Hammamet

Datum konání akce

19. 12. 2011

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—