Packet Classification Algorithms

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F11%3APU96079" target="_blank" >RIV/00216305:26230/11:PU96079 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—

Jazyk výsledku
angličtina
Název v původním jazyce
Packet Classification Algorithms
Popis výsledku v původním jazyce
As network speeds are increasing, the demand for hardware acceleration of packet classification in FPGAs or ASICs is growing. Nowadays algorithms implemented in hardware can achieve multigigabit speeds, but they suffer with great memory overhead. This paper presents three packet classification algorithms with strong potential for acceleration in ASIC or FPGA, while the memory requirements are kept reasonably low.
Název v anglickém jazyce
Packet Classification Algorithms
Popis výsledku anglicky
As network speeds are increasing, the demand for hardware acceleration of packet classification in FPGAs or ASICs is growing. Nowadays algorithms implemented in hardware can achieve multigigabit speeds, but they suffer with great memory overhead. This paper presents three packet classification algorithms with strong potential for acceleration in ASIC or FPGA, while the memory requirements are kept reasonably low.

Projekt
—
Návaznosti
Z - Vyzkumny zamer (s odkazem do CEZ)<br>S - Specificky vyzkum na vysokych skolach

Rok uplatnění
2011
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku
Počítačové architektury a diagnostika
ISBN
978-80-227-3552-0
ISSN
—
e-ISSN
—
Počet stran výsledku
6
Strana od-do
157-162
Název nakladatele
Faculty of Electrical Engineering and Information Technology, Slovak University of Technology in Bratislava
Místo vydání
Stará Lesná
Místo konání akce
Stará Lesná
Datum konání akce
12. 9. 2011
Typ akce podle státní příslušnosti
CST - Celostátní akce
Kód UT WoS článku
—

Podobné výsledky(10)