Redukce Zabraných Zdrojů FPGA pro Vyhledávání Vzorů Popsaných Regulárními Výrazy

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F11%3APU96093" target="_blank" >RIV/00216305:26230/11:PU96093 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Redukce Zabraných Zdrojů FPGA pro Vyhledávání Vzorů Popsaných Regulárními Výrazy

Popis výsledku v původním jazyce

Článek pojednává o redukci zabraných zdrojů FPGA pro vyhledávání  vzorů popsaných regulárními výrazy. Redukce je dosaženo použitím algoritmu  redukce nedeterministických konečných automatů. Použitím této redukce je  možné dosáhnout redukce zdrojů v řádudesítek procent.

Název v anglickém jazyce

Reduction of Utilised FPGA Resources for Regular Expression Matching

Popis výsledku anglicky

This article describes reduction of utilized FPGA resources for regular expression matching. Reductions of nondeterministic finite automata are used to achieve the reduction of resources. The achieveable reduction of FPGA resources is in tens of percent.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

—

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2011

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Počítačové architektury a diagnostika 2011

ISBN

978-80-227-3552-0

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

1-6

Název nakladatele

Fakulta informatiky a informačních technologií STU

Místo vydání

Stará Lesná

Místo konání akce

Stará Lesná

Datum konání akce

12. 9. 2011

Typ akce podle státní příslušnosti

CST - Celostátní akce

Kód UT WoS článku

—