Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Vysokorychlostní vyhledávání regulárních výrazů

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F11%3APU96186" target="_blank" >RIV/00216305:26230/11:PU96186 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    čeština

  • Název v původním jazyce

    Vysokorychlostní vyhledávání regulárních výrazů

  • Popis výsledku v původním jazyce

    Práce popisuje architekturu jednotky pro rychlé vyhledávání regulárních výrazů v moderních počítačových sítích. Navržená jednotka je schopná pracovat na propustnostech do 10Gbps, v závislosti na množství dostupné paměti. Představená implementace využíváperfektní hashování pro efektivní využití dostupné paměti. Jednotka podporuje možnost zmenšení potřebné paměti zavedením malého množství chyb. Datovou strukturu jednotky je možno umístit přímo do paměti na čipu nebo do externí paměti. V případě využití externí paměti jednotka maskuje latenci paměti paralelním zpracováním většího množství síťových toků. Přepnutí mezi toky nezanáší do vyhledávání žádné zpoždění. Experimenty s hardwarovou jednotkou ukázaly, že využití logických zdrojů čipu a frekvence jednotky nejsou závislé na množství a struktuře vyhledávaných regulárních výrazů.

  • Název v anglickém jazyce

    Fast Regular expression matching

  • Popis výsledku anglicky

    The paper describes an architecture of the pattern matching unit for high speed networks. Presented architecture is able to work at 10Gbps networks . The implementation of the unit is based on the perfect hashing. A small probability of failure is inserted into the matching process to reduce memory consumption. The transition table of the automaton can be place into both onchip and off chip memory. It is possible to mask latency of the transitional memory by processing several network flows at once.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    IN - Informatika

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

  • Návaznosti

    Z - Vyzkumny zamer (s odkazem do CEZ)<br>S - Specificky vyzkum na vysokych skolach

Ostatní

  • Rok uplatnění

    2011

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    Počítačové architektury a diagnostika

  • ISBN

    978-80-227-3552-0

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    6

  • Strana od-do

    163-168

  • Název nakladatele

    Vydavateľstvo STU

  • Místo vydání

    Bratislava

  • Místo konání akce

    Stará Lesná

  • Datum konání akce

    12. 9. 2011

  • Typ akce podle státní příslušnosti

    CST - Celostátní akce

  • Kód UT WoS článku