Monitoring-Driven HW/SW Interrupt Overload Prevention for Embedded Real-Time Systems
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F12%3APU98170" target="_blank" >RIV/00216305:26230/12:PU98170 - isvavai.cz</a>
Výsledek na webu
<a href="http://dx.doi.org/10.1109/DDECS.2012.6219037" target="_blank" >http://dx.doi.org/10.1109/DDECS.2012.6219037</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/DDECS.2012.6219037" target="_blank" >10.1109/DDECS.2012.6219037</a>
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
Monitoring-Driven HW/SW Interrupt Overload Prevention for Embedded Real-Time Systems
Popis výsledku v původním jazyce
In the paper, a concept and an early analysis of an embedded hardware/software architecture designed to prevent the software from both timing disturbances and interrupt overloads is outlined. The architecture is composed of an FPGA (MCU) used to run thehardware (software) part of an embedded application. Comparing to previous approaches, novelty of the architecture can be seen in the fact it is able to adapt interrupt service rates to the actual software load being monitored with no intrusion to the software. According to the actual software load it is able to buffer all interrupts and related data while the software is highly loaded and redirect the interrupts to the MCU as soon as the software becomes underloaded.
Název v anglickém jazyce
Monitoring-Driven HW/SW Interrupt Overload Prevention for Embedded Real-Time Systems
Popis výsledku anglicky
In the paper, a concept and an early analysis of an embedded hardware/software architecture designed to prevent the software from both timing disturbances and interrupt overloads is outlined. The architecture is composed of an FPGA (MCU) used to run thehardware (software) part of an embedded application. Comparing to previous approaches, novelty of the architecture can be seen in the fact it is able to adapt interrupt service rates to the actual software load being monitored with no intrusion to the software. According to the actual software load it is able to buffer all interrupts and related data while the software is highly loaded and redirect the interrupts to the MCU as soon as the software becomes underloaded.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
JC - Počítačový hardware a software
OECD FORD obor
—
Návaznosti výsledku
Projekt
Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)<br>S - Specificky vyzkum na vysokych skolach
Ostatní
Rok uplatnění
2012
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Proceedings of the 15th International IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS)
ISBN
978-1-4673-1188-5
ISSN
—
e-ISSN
—
Počet stran výsledku
6
Strana od-do
121-126
Název nakladatele
IEEE Computer Society
Místo vydání
Tallin
Místo konání akce
Tallinn
Datum konání akce
18. 4. 2012
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
000312905700031