Approximate Circuit Design by Means of Evolvable Hardware

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F13%3APU106298" target="_blank" >RIV/00216305:26230/13:PU106298 - isvavai.cz</a>

Výsledek na webu

<a href="http://www.fit.vutbr.cz/research/pubs/all.php?id=10198" target="_blank" >http://www.fit.vutbr.cz/research/pubs/all.php?id=10198</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/ICES.2013.6613278" target="_blank" >10.1109/ICES.2013.6613278</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Approximate Circuit Design by Means of Evolvable Hardware

Popis výsledku v původním jazyce

This paper deals with evolutionary design of approximatecircuits. This class of circuits is characterized by relaxing the requirement on functional equivalence between the specification and implementation in order to reduce the area on a chip or minimize energy consumption. We proposed a CGP-based automated design method which enables to find a good trade off between key circuit parameters (functionality, area and power consumption). In particular, the digital approximate circuits consisting of elementary gates are addressed in this paper. Experimental results are provided for combinational single-output circuits and adders where two different metrics are compared for the error assessment.

Název v anglickém jazyce

Approximate Circuit Design by Means of Evolvable Hardware

Popis výsledku anglicky

This paper deals with evolutionary design of approximatecircuits. This class of circuits is characterized by relaxing the requirement on functional equivalence between the specification and implementation in order to reduce the area on a chip or minimize energy consumption. We proposed a CGP-based automated design method which enables to find a good trade off between key circuit parameters (functionality, area and power consumption). In particular, the digital approximate circuits consisting of elementary gates are addressed in this paper. Experimental results are provided for combinational single-output circuits and adders where two different metrics are compared for the error assessment.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)<br>S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2013

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

2013 IEEE International Conference on Evolvable Systems (ICES)

ISBN

978-1-4673-5847-7

ISSN

—

e-ISSN

—

Počet stran výsledku

8

Strana od-do

21-28

Název nakladatele

IEEE Computer Society

Místo vydání

Singapur

Místo konání akce

Singapore

Datum konání akce

15. 4. 2013

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—