Evolutionary Design of Approximate Multipliers Under Different Error Metrics

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F14%3APU111927" target="_blank" >RIV/00216305:26230/14:PU111927 - isvavai.cz</a>

Výsledek na webu

<a href="http://www.fit.vutbr.cz/research/pubs/all.php?id=10513" target="_blank" >http://www.fit.vutbr.cz/research/pubs/all.php?id=10513</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/DDECS.2014.6868777" target="_blank" >10.1109/DDECS.2014.6868777</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Evolutionary Design of Approximate Multipliers Under Different Error Metrics

Popis výsledku v původním jazyce

Approximate circuits are digital circuits which are intentionally designed in such a way that the specification is not met in terms of functionality in order to obtain some improvements in power consumption, performance or area, in comparison with fully functional circuits. In this paper, we propose to design approximate circuits using evolutionary design techniques. In particular, different error metrics are utilized to assess the circuit functionality. The proposed method begins with a fully functional circuit which is then intentionally degraded by Cartesian genetic programming (CGP) to obtain a circuit with a predefined error. In the second phase, CGP is used to minimize the number of gates or another error criterion. The effect of various error metrics on the search performance, area and power consumption is evaluated in the task of multiplier design.

Název v anglickém jazyce

Evolutionary Design of Approximate Multipliers Under Different Error Metrics

Popis výsledku anglicky

Approximate circuits are digital circuits which are intentionally designed in such a way that the specification is not met in terms of functionality in order to obtain some improvements in power consumption, performance or area, in comparison with fully functional circuits. In this paper, we propose to design approximate circuits using evolutionary design techniques. In particular, different error metrics are utilized to assess the circuit functionality. The proposed method begins with a fully functional circuit which is then intentionally degraded by Cartesian genetic programming (CGP) to obtain a circuit with a predefined error. In the second phase, CGP is used to minimize the number of gates or another error criterion. The effect of various error metrics on the search performance, area and power consumption is evaluated in the task of multiplier design.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20206 - Computer hardware and architecture

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2014

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems

ISBN

978-1-4799-4558-0

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

135-140

Název nakladatele

IEEE Computer Society

Místo vydání

Warsaw

Místo konání akce

Warsaw

Datum konání akce

23. 4. 2014

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000346734200027