IP core pro podporu vývoje aplikací na heterogenních platformách

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F14%3APR27535" target="_blank" >RIV/00216305:26230/14:PR27535 - isvavai.cz</a>
Výsledek na webu
<a href="http://www.fit.vutbr.cz/research/view_product.php?id=368" target="_blank" >http://www.fit.vutbr.cz/research/view_product.php?id=368</a>
DOI - Digital Object Identifier
—

Jazyk výsledku
čeština
Název v původním jazyce
IP core pro podporu vývoje aplikací na heterogenních platformách
Popis výsledku v původním jazyce
IP core je určeno pro prototypování aplikací prostavěných na heterogenních platformách, které pozůstávají z programovatelné logiky - (Field Programmable Gate Array - FPGA) a procesoru (např. ARM). Typickým příkladem je platforma Xilinx Zynq. IP core obsahuje sadu standardních rozhraní, pomocí kterých je možné propojit FPGA komponentu s procesorem. Je implementováno v jazyce VHDL pro FPGA Xilnx řady 7 a je určeno pro vývojové prostředí Xilinx EDK (verze 14.3).
Název v anglickém jazyce
IP core for application development support on the hetoregous platforms
Popis výsledku anglicky
IP core supports development and prototyping of an applications on the heterogeneous platforms that consist of programmable logic (i.e. Field Programmable Gate Array - FPGA) and processor (i.e. ARM-based) Typical example is the Xilinx Zynq. IP core consist of set of standard interfaces that helps to connect FPGA component with the processor. It is implemented in the VHDL programming language for Xilinx 7 series and it is developed for use with Xilinx EDK tool.

Projekt
<a href="/cs/project/VG20102015022" target="_blank" >VG20102015022: Moderní prostředky pro boj s kybernetickou kriminalitou na Internetu nové generace</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění
2014
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Interní identifikační kód produktu
ip_hetero
Technické parametry
IP core je implementováno v jazyce VHDL pro FPGA Xilnx řady 7. IP Core je určeno pro výojové prostředí Xilinx EDK (verze 14.3). Pro podrobnosti licenčních podmínek konzultujte: Mgr. Michaela Kavková, Výzkumné centrum informačních technologií, Fakulta informačních technologií VUT v Brně, Božetěchova 2, 612 66 Brno, 541 141 470
Ekonomické parametry
Dílo vzniklo v rámci projektu: "Moderní prostředky pro boj s kybernetickou kriminalitou na Internetu nové generace (http://www.fit.vutbr.cz/research/grants/index.php.cs?id)".
IČO vlastníka výsledku
00216305
Název vlastníka
Vysoké učení technické v Brně

Podobné výsledky(10)