On NFA-Split Architecture Optimizations

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F14%3APU111928" target="_blank" >RIV/00216305:26230/14:PU111928 - isvavai.cz</a>
Výsledek na webu
<a href="http://dx.doi.org/10.1109/DDECS.2014.6868808" target="_blank" >http://dx.doi.org/10.1109/DDECS.2014.6868808</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/DDECS.2014.6868808" target="_blank" >10.1109/DDECS.2014.6868808</a>

Jazyk výsledku
angličtina
Název v původním jazyce
On NFA-Split Architecture Optimizations
Popis výsledku v původním jazyce
The NFA-Split architecture is an efficient approach to the mapping of regular expressions to the FPGA. However, the NFA-Split architecture has some drawbacks. The most significant are the high time complexity due to usage of determinisation to detect simultaneously active states. The other one is in some cases high consumption of BRAMs. The paper presents solutions of those drawbacks. According to the results up to 39 times overall speedup of construction of the NFA-Split architecture was achieved. Reduction of utilized BRAMs is up to 97%.
Název v anglickém jazyce
On NFA-Split Architecture Optimizations
Popis výsledku anglicky
The NFA-Split architecture is an efficient approach to the mapping of regular expressions to the FPGA. However, the NFA-Split architecture has some drawbacks. The most significant are the high time complexity due to usage of determinisation to detect simultaneously active states. The other one is in some cases high consumption of BRAMs. The paper presents solutions of those drawbacks. According to the results up to 39 times overall speedup of construction of the NFA-Split architecture was achieved. Reduction of utilized BRAMs is up to 97%.

Projekt
<a href="/cs/project/ED1.1.00%2F02.0070" target="_blank" >ED1.1.00/02.0070: Centrum excelence IT4Innovations</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)<br>S - Specificky vyzkum na vysokych skolach

Rok uplatnění
2014
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku
2014 IEEE 17th International Symposium on Design and Diagnostics of Electronic Circuits & Systems (DDECS)
ISBN
978-1-4799-4558-0
ISSN
—
e-ISSN
—
Počet stran výsledku
4
Strana od-do
274-277
Název nakladatele
IEEE Computer Society
Místo vydání
Warsaw
Místo konání akce
Warsaw
Datum konání akce
23. 4. 2014
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
—

Podobné výsledky(10)