Fast Lookup for Dynamic Packet Filtering in FPGA

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F14%3APU111984" target="_blank" >RIV/00216305:26230/14:PU111984 - isvavai.cz</a>

Výsledek na webu

<a href="http://www.fit.vutbr.cz/research/pubs/all.php?id=10615" target="_blank" >http://www.fit.vutbr.cz/research/pubs/all.php?id=10615</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/DDECS.2014.6868793" target="_blank" >10.1109/DDECS.2014.6868793</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Fast Lookup for Dynamic Packet Filtering in FPGA

Popis výsledku v původním jazyce

Rapidly growing speed and complexity of computer networks impose new requirements on fast lookup structures which are utilized in many networking applications (SDN, firewalls, NATs, etc.). We propose a novel lookup concept based on the well-known cuckoo hashing, which can achieve good memory utilization, supplemented by a binary search tree for offloading the colliding keys and supporting LPM lookup. We also propose a hardware architecture implementing this lookup concept in the FPGA. Our solution is suitable for lookup of the variable-length keys in 100+Gbps networks. Memory utilization of the proposed concept is thoroughly evaluated and it is shown that the concept is scalable to external memory components.

Název v anglickém jazyce

Fast Lookup for Dynamic Packet Filtering in FPGA

Popis výsledku anglicky

Rapidly growing speed and complexity of computer networks impose new requirements on fast lookup structures which are utilized in many networking applications (SDN, firewalls, NATs, etc.). We propose a novel lookup concept based on the well-known cuckoo hashing, which can achieve good memory utilization, supplemented by a binary search tree for offloading the colliding keys and supporting LPM lookup. We also propose a hardware architecture implementing this lookup concept in the FPGA. Our solution is suitable for lookup of the variable-length keys in 100+Gbps networks. Memory utilization of the proposed concept is thoroughly evaluated and it is shown that the concept is scalable to external memory components.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20206 - Computer hardware and architecture

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2014

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems

ISBN

978-1-4799-4558-0

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

219-222

Název nakladatele

IEEE Computer Society

Místo vydání

Warszawa

Místo konání akce

Warsaw

Datum konání akce

23. 4. 2014

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000346734200043