Cartesian GP in Optimization of Combinational Circuits with Hundreds of Inputs and Thousands of Gates

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F15%3APU116942" target="_blank" >RIV/00216305:26230/15:PU116942 - isvavai.cz</a>

Výsledek na webu

<a href="http://www.fit.vutbr.cz/research/pubs/all.php?id=10773" target="_blank" >http://www.fit.vutbr.cz/research/pubs/all.php?id=10773</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1007/978-3-319-16501-1_12" target="_blank" >10.1007/978-3-319-16501-1_12</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Cartesian GP in Optimization of Combinational Circuits with Hundreds of Inputs and Thousands of Gates

Popis výsledku v původním jazyce

A new approach to the evolutionary optimization of large digital circuits is introduced in this paper. In contrast with evolutionary circuit design, the goal of the evolutionary circuit optimization is to minimize the number of gates (or other non-functional parameters) of already functional circuit. The method combines a circuit simulation with a formal verification in order to detect the functional inequivalence of the parent and its offspring. An extensive set of 100 benchmarks circuits is used to evaluate the performance of the method as well as the utilized evolutionary approach. Moreover, the role of neutral mutations in the context of evolutionary optimization is investigated. In average, the method enabled a 34% reduction in gate count even if the optimizer was executed only for 15 minutes.

Název v anglickém jazyce

Cartesian GP in Optimization of Combinational Circuits with Hundreds of Inputs and Thousands of Gates

Popis výsledku anglicky

A new approach to the evolutionary optimization of large digital circuits is introduced in this paper. In contrast with evolutionary circuit design, the goal of the evolutionary circuit optimization is to minimize the number of gates (or other non-functional parameters) of already functional circuit. The method combines a circuit simulation with a formal verification in order to detect the functional inequivalence of the parent and its offspring. An extensive set of 100 benchmarks circuits is used to evaluate the performance of the method as well as the utilized evolutionary approach. Moreover, the role of neutral mutations in the context of evolutionary optimization is investigated. In average, the method enabled a 34% reduction in gate count even if the optimizer was executed only for 15 minutes.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)

Projekt

<a href="/cs/project/GA14-04197S" target="_blank" >GA14-04197S: Pokročilé metody evolučního návrhu složitých číslicových obvodů</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2015

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Genetic Programming, 18th European Conference, EuroGP 2015

ISBN

978-3-319-16500-4

ISSN

—

e-ISSN

—

Počet stran výsledku

12

Strana od-do

139-150

Název nakladatele

Springer International Publishing

Místo vydání

Berlin

Místo konání akce

Kodaň

Datum konání akce

8. 4. 2015

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000361758600012