Automation and Optimization of Coverage-driven Verification

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F15%3APU117037" target="_blank" >RIV/00216305:26230/15:PU117037 - isvavai.cz</a>

Výsledek na webu

<a href="http://dx.doi.org/10.1109/DSD.2015.34" target="_blank" >http://dx.doi.org/10.1109/DSD.2015.34</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/DSD.2015.34" target="_blank" >10.1109/DSD.2015.34</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Automation and Optimization of Coverage-driven Verification

Popis výsledku v původním jazyce

This paper proposes a new method for automation and optimization of coverage-driven verification (CDV) of hardware systems that is based on evolutionary computing. In comparison with the standard CDV that utilizes random search, using this method, the convergence to the maximum coverage is much faster, fewer input stimuli are used and no manual effort is required from the user. Moreover, the optimization is targeted to the verification process itself without the dependence on the circuit that is verified. For the demonstration purposes, the sequential arithmetic-logic unit (ALU) and the RISC processor were verified and the results show that using the optimization method, a significant improvement can be achieved.

Název v anglickém jazyce

Automation and Optimization of Coverage-driven Verification

Popis výsledku anglicky

This paper proposes a new method for automation and optimization of coverage-driven verification (CDV) of hardware systems that is based on evolutionary computing. In comparison with the standard CDV that utilizes random search, using this method, the convergence to the maximum coverage is much faster, fewer input stimuli are used and no manual effort is required from the user. Moreover, the optimization is targeted to the verification process itself without the dependence on the circuit that is verified. For the demonstration purposes, the sequential arithmetic-logic unit (ALU) and the RISC processor were verified and the results show that using the optimization method, a significant improvement can be achieved.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2015

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the 18th Euromicro Conference on Digital Systems Design

ISBN

978-1-4673-8035-5

ISSN

—

e-ISSN

—

Počet stran výsledku

8

Strana od-do

87-94

Název nakladatele

IEEE Computer Society

Místo vydání

Funchal

Místo konání akce

Funchal

Datum konání akce

26. 8. 2015

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000382382300012