Novel Approach to Synthesis of Logic Circuits Based on Multifunctional Components

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F16%3APU121581" target="_blank" >RIV/00216305:26230/16:PU121581 - isvavai.cz</a>

Výsledek na webu

<a href="http://dx.doi.org/10.1515/jee-2016-0004" target="_blank" >http://dx.doi.org/10.1515/jee-2016-0004</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1515/jee-2016-0004" target="_blank" >10.1515/jee-2016-0004</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Novel Approach to Synthesis of Logic Circuits Based on Multifunctional Components

Popis výsledku v původním jazyce

Multifunctional logic continuously becomes an important way how to implement compact and cheap circuits with intrinsic reconfiguration features. Polymorphic electronics concept with its substantial technological independency opens a way to fulfil this objective through the adoption of emerging semiconductor technologies and advanced synthesis methods. The paper comes with a proposal of a novel synthesis method oriented on the exploitation of polymorphic electronics principles. Key part of it is based on Boolean divisor identification and function kernelling technique. The proposed method is evaluated with several test circuits.

Název v anglickém jazyce

Novel Approach to Synthesis of Logic Circuits Based on Multifunctional Components

Popis výsledku anglicky

Multifunctional logic continuously becomes an important way how to implement compact and cheap circuits with intrinsic reconfiguration features. Polymorphic electronics concept with its substantial technological independency opens a way to fulfil this objective through the adoption of emerging semiconductor technologies and advanced synthesis methods. The paper comes with a proposal of a novel synthesis method oriented on the exploitation of polymorphic electronics principles. Key part of it is based on Boolean divisor identification and function kernelling technique. The proposed method is evaluated with several test circuits.

Druh

J_imp - Článek v periodiku v databázi Web of Science

CEP obor

—

OECD FORD obor

20206 - Computer hardware and architecture

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2016

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název periodika

Journal of Electrical Engineering

ISSN

1335-3632

e-ISSN

1339-309X

Svazek periodika

67

Číslo periodika v rámci svazku

1

Stát vydavatele periodika

SK - Slovenská republika

Počet stran výsledku

7

Strana od-do

29-35

Kód UT WoS článku

000374775600004

EID výsledku v databázi Scopus

2-s2.0-84962106938