Automation of Processor Verification Using Recurrent Neural Networks

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F17%3APU130683" target="_blank" >RIV/00216305:26230/17:PU130683 - isvavai.cz</a>

Výsledek na webu

<a href="https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8396943" target="_blank" >https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8396943</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/MTV.2017.15" target="_blank" >10.1109/MTV.2017.15</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Automation of Processor Verification Using Recurrent Neural Networks

Popis výsledku v původním jazyce

When  considering  simulation-based  verification  of processors, the current trend is to generate stimuli using pseudo-random  generators  (PRGs),  apply  them  to  the  processor  inputs and monitor the achieved coverage of its functionality in order to determine  verification  completeness.  Stimuli  can  have  different forms, for example, they can be represented by bit vectors applied to  the  input  ports  of  the  processor  or  by  programs  that  are loaded  directly  into  the  program  memory.  In  this  paper,  we propose  a  new  technique  dynamically  altering  constraints  for PRG  via  recurrent  neural  network,  which  receives  a  coverage feedback from the simulation of design under verification. For the demonstration purposes we used processors provided by Codasip as  their  coverage  state  space  is  reasonably  big  and  differs  for various  kinds  of  processors.  Nevertheless,  techniques  presented in  this  paper  are  widely  applicable.  The  results  of  experiments show that not only the coverage closure is achieved much sooner, but we are able to isolate a small set of stimuli with high coverage that  can  be  used  for  running  regression  tests.

Název v anglickém jazyce

Automation of Processor Verification Using Recurrent Neural Networks

Popis výsledku anglicky

When  considering  simulation-based  verification  of processors, the current trend is to generate stimuli using pseudo-random  generators  (PRGs),  apply  them  to  the  processor  inputs and monitor the achieved coverage of its functionality in order to determine  verification  completeness.  Stimuli  can  have  different forms, for example, they can be represented by bit vectors applied to  the  input  ports  of  the  processor  or  by  programs  that  are loaded  directly  into  the  program  memory.  In  this  paper,  we propose  a  new  technique  dynamically  altering  constraints  for PRG  via  recurrent  neural  network,  which  receives  a  coverage feedback from the simulation of design under verification. For the demonstration purposes we used processors provided by Codasip as  their  coverage  state  space  is  reasonably  big  and  differs  for various  kinds  of  processors.  Nevertheless,  techniques  presented in  this  paper  are  widely  applicable.  The  results  of  experiments show that not only the coverage closure is achieved much sooner, but we are able to isolate a small set of stimuli with high coverage that  can  be  used  for  running  regression  tests.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)

Projekt

<a href="/cs/project/LQ1602" target="_blank" >LQ1602: IT4Innovations excellence in science</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2017

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

18th International Workshop on Microprocessor and SOC Test, Security and Verification (MTV)

ISBN

978-1-5386-3351-9

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

15-20

Název nakladatele

Institute of Electrical and Electronics Engineers

Místo vydání

Austin, Texas

Místo konání akce

Austin, Texas

Datum konání akce

11. 12. 2017

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000455129000004