Multicore design in FPGA of ZYNQ for demonstration of RPMsg Lite protocol

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26620%2F16%3APR29000" target="_blank" >RIV/00216305:26620/16:PR29000 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Multicore design in FPGA of ZYNQ for demonstration of RPMsg Lite protocol

Popis výsledku v původním jazyce

The design contains two MicroBlaze processors within one FPGA of ZYNQ. Both processors execute program from their own local memory, which is situated in block RAM memory (BRAM) within the FPGA part. The processors also use the common memory which is also situated in block RAM memory within FPGA part. This layout enables to demonstrate functionality of RPMsg Lite protocol. RPMsg protocol enables two heterogeneous processor cores to communicate using a shared memory. The technique uses single-writer-single-reader circular buffers to pass message buffers to the other core. This approach does not require any multicore synchronization element. The RPMsg Lite protocol is meant to be a solution for Mixed critical systems applications because of its feature to split and instantiate the system into independent blocks or subsystems. The design uses a wide FPGA flexibility of XC7Z020-1CLG484C device. All FPGA designs were synthesized in Xilinx Vivado 2016.3.

Název v anglickém jazyce

Multicore design in FPGA of ZYNQ for demonstration of RPMsg Lite protocol

Popis výsledku anglicky

The design contains two MicroBlaze processors within one FPGA of ZYNQ. Both processors execute program from their own local memory, which is situated in block RAM memory (BRAM) within the FPGA part. The processors also use the common memory which is also situated in block RAM memory within FPGA part. This layout enables to demonstrate functionality of RPMsg Lite protocol. RPMsg protocol enables two heterogeneous processor cores to communicate using a shared memory. The technique uses single-writer-single-reader circular buffers to pass message buffers to the other core. This approach does not require any multicore synchronization element. The RPMsg Lite protocol is meant to be a solution for Mixed critical systems applications because of its feature to split and instantiate the system into independent blocks or subsystems. The design uses a wide FPGA flexibility of XC7Z020-1CLG484C device. All FPGA designs were synthesized in Xilinx Vivado 2016.3.

Druh

G_funk - Funkční vzorek

CEP obor

BC - Teorie a systémy řízení

OECD FORD obor

—

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2016

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Interní identifikační kód produktu

EMC2_FPGA_DESIGN_FOR_RPMSG_DEMON

Číselná identifikace

133305

Technické parametry

Konfigurace FPGA v SoC ZYNQ využívá dva soft core procesory Microblaze. RPMsg Lite komunikace probíhá mezi nimi s využitím sdílené paměti. Návrh využívá flexibilitu SoC ZYNQ XC7Z020-1CLG484C. Všechny konfigurace byly syntetizovány v prostředí Xilinx Vivado 2016.3.

Ekonomické parametry

Demonstrace funkčnosti RPMsg Lite protokolu, jako výsledku projektu, proběhla na exitujících hardwarových prostředcích, na kterých se provádí demonstrace i jiných funkcionalit, nebylo nutné nakupovat nový hardware.

Kategorie aplik. výsledku dle nákladů

—

IČO vlastníka výsledku

—

Název vlastníka

Kybernetika pro materiálové vědy

Stát vlastníka

CZ - Česká republika

Druh možnosti využití

A - K využití výsledku jiným subjektem je vždy nutné nabytí licence

Požadavek na licenční poplatek

A - Poskytovatel licence na výsledek požaduje licenční poplatek

Adresa www stránky s výsledkem

—