Systém DyRESPIN

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F46747885%3A24220%2F08%3A%230001193" target="_blank" >RIV/46747885:24220/08:#0001193 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

DyRESPIN System

Popis výsledku v původním jazyce

DyRESPIN is the test system, which can test embedded cores of SoC circuits with using dynamic reconfiguration of FPGA. It consists of two scripts and user interface for starting of test. The first script investigates circuit structure and modifies founded flip-flops adding input multiplexer and connecting them to the chain. Those established files are function cores of a circuit. The second script arranges automatic inserting of reconfigurable module to the system generated by XPS. That enables reducingof process, which would takes to designer about several hours or days. User application is able to read the file with compressed data generated by program called COMPAS and to start up test onto the SoC circuit. Resulting response is compared with function simulative response. The application produces the testbench for function simulation.

Název v anglickém jazyce

DyRESPIN System

Popis výsledku anglicky

DyRESPIN is the test system, which can test embedded cores of SoC circuits with using dynamic reconfiguration of FPGA. It consists of two scripts and user interface for starting of test. The first script investigates circuit structure and modifies founded flip-flops adding input multiplexer and connecting them to the chain. Those established files are function cores of a circuit. The second script arranges automatic inserting of reconfigurable module to the system generated by XPS. That enables reducingof process, which would takes to designer about several hours or days. User application is able to read the file with compressed data generated by program called COMPAS and to start up test onto the SoC circuit. Resulting response is compared with function simulative response. The application produces the testbench for function simulation.

Druh

G_funk - Funkční vzorek

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/1QS108040510" target="_blank" >1QS108040510: Technologie pro zlepšení testovatelnosti moderních číslicových obvodů</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2008

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Interní identifikační kód produktu

DyRESPIN

Číselná identifikace

—

Technické parametry

FPGA Xilinx Virtex 4, PC s OS Windows XP a SW firmy Xilinx ISE 8.2 rozšířené o dynamickou rekonfiguraci

Ekonomické parametry

Zkrácení doby procesu vytvoření testovací struktury obvodu z několika hodin nebo dní systému na čipu na jednotky sekund. Zkrácení doby testu (dle složitosti obvodů) na zlomek doby testování jinými běžnými metodami.

Kategorie aplik. výsledku dle nákladů

—

IČO vlastníka výsledku

46747885

Název vlastníka

Technická univerzita v Liberci

Stát vlastníka

CZ - Česká republika

Druh možnosti využití

P - Využití výsledku jiným subjektem je v některých případech možné bez nabytí licence

Požadavek na licenční poplatek

Z - Poskytovatel licence na výsledek nepožaduje v některých případech licenční poplatek

Adresa www stránky s výsledkem

—