On test time reduction using pattern overlapping, broadcasting and on-chip decompression

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F46747885%3A24220%2F12%3A%230002012" target="_blank" >RIV/46747885:24220/12:#0002012 - isvavai.cz</a>

Výsledek na webu

<a href="http://dx.doi.org/10.1109/DDECS.2012.6219078" target="_blank" >http://dx.doi.org/10.1109/DDECS.2012.6219078</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/DDECS.2012.6219078" target="_blank" >10.1109/DDECS.2012.6219078</a>

Jazyk výsledku

angličtina

Název v původním jazyce

On test time reduction using pattern overlapping, broadcasting and on-chip decompression

Popis výsledku v původním jazyce

The paper deals with the problem of test data volume, test application time and on-chip test decompressor hardware overhead of scan based circuits. Broadcast-based test compression techniques can reduce both the test data volume and test application time. Pattern overlapping test compression techniques are proven to be highly effective in the test data volume reduction and low decompressor hardware requirements. This paper presents a new test compression and test application approach that combines boththe test pattern overlapping technique and the test pattern broadcasting technique. This new technique significantly reduces test application time by utilizing a new on-chip test decompressor architecture presented in this paper

Název v anglickém jazyce

On test time reduction using pattern overlapping, broadcasting and on-chip decompression

Popis výsledku anglicky

The paper deals with the problem of test data volume, test application time and on-chip test decompressor hardware overhead of scan based circuits. Broadcast-based test compression techniques can reduce both the test data volume and test application time. Pattern overlapping test compression techniques are proven to be highly effective in the test data volume reduction and low decompressor hardware requirements. This paper presents a new test compression and test application approach that combines boththe test pattern overlapping technique and the test pattern broadcasting technique. This new technique significantly reduces test application time by utilizing a new on-chip test decompressor architecture presented in this paper

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

—

Návaznosti

S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2012

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

IEEE 15th International Symposium on Design and Diagnostics of Electronic Circuits and Systems

ISBN

978-1-4673-1187-8

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

300-305

Název nakladatele

IEEE, 345 E 47TH ST, NEW YORK, NY 10017 USA

Místo vydání

—

Místo konání akce

Tallinn, ESTONIA

Datum konání akce

18. 4. 2012

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000312905700071