A highly flexible reconfigurable system on a Xilinx FPGA
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F46747885%3A24220%2F14%3A%230003127" target="_blank" >RIV/46747885:24220/14:#0003127 - isvavai.cz</a>
Výsledek na webu
<a href="http://www.scopus.com" target="_blank" >http://www.scopus.com</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/ReConFig.2014.7032531" target="_blank" >10.1109/ReConFig.2014.7032531</a>
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
A highly flexible reconfigurable system on a Xilinx FPGA
Popis výsledku v původním jazyce
Runtime reconfigurable systems become more prevalent in numerous practical applications because these systems have a great flexibility. This paper presents a reconfigurable system implemented on Xilinx Field Programmable Gate Array (FPGA) where partial bitstream relocation (PBR), configuration memory readback and internal registers restoration techniques are supported. It can reduce a number of partial bitstreams stored in memory, save the implementation time and generally increase the flexibility of the reconfigurable system. The article describes a relocatable system creation where the relocation procedure is based on the bitstream major address modifications and design where the relocation of individual modules including their internal states is supported.
Název v anglickém jazyce
A highly flexible reconfigurable system on a Xilinx FPGA
Popis výsledku anglicky
Runtime reconfigurable systems become more prevalent in numerous practical applications because these systems have a great flexibility. This paper presents a reconfigurable system implemented on Xilinx Field Programmable Gate Array (FPGA) where partial bitstream relocation (PBR), configuration memory readback and internal registers restoration techniques are supported. It can reduce a number of partial bitstreams stored in memory, save the implementation time and generally increase the flexibility of the reconfigurable system. The article describes a relocatable system creation where the relocation procedure is based on the bitstream major address modifications and design where the relocation of individual modules including their internal states is supported.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
JC - Počítačový hardware a software
OECD FORD obor
—
Návaznosti výsledku
Projekt
<a href="/cs/project/LD13019" target="_blank" >LD13019: SPONA - Zvýšení spolehlivosti nanoscale obvodů</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach
Ostatní
Rok uplatnění
2014
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
2014 International Conference on Reconfigurable Computing and FPGAs, ReConFig 2014
ISBN
978-1-4799-5943-3
ISSN
—
e-ISSN
—
Počet stran výsledku
6
Strana od-do
—
Název nakladatele
Institute of Electrical and Electronics Engineers Inc.
Místo vydání
Cancun; Mexico
Místo konání akce
Cancun; Mexico
Datum konání akce
1. 1. 2014
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
—