FPGA realization of the digital frequency synthesizer

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F49777513%3A23220%2F03%3A00000027" target="_blank" >RIV/49777513:23220/03:00000027 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—

Jazyk výsledku
angličtina
Název v původním jazyce
FPGA realization of the digital frequency synthesizer
Popis výsledku v původním jazyce
This paper describes a new architecture of a digital frequency synthesizer based on generators, counters and a register. The technique described here is much simpler then other methods. Presented synthesizer is the most suitable for the design of VLSI architectures or for programmable logical devices (CPLD, FPGA). This synthesizer has a disadvantage in low output frequency, which can be overcome by using this synthesizer together with phase-locked loop.
Název v anglickém jazyce
FPGA realization of the digital frequency synthesizer
Popis výsledku anglicky
This paper describes a new architecture of a digital frequency synthesizer based on generators, counters and a register. The technique described here is much simpler then other methods. Presented synthesizer is the most suitable for the design of VLSI architectures or for programmable logical devices (CPLD, FPGA). This synthesizer has a disadvantage in low output frequency, which can be overcome by using this synthesizer together with phase-locked loop.

Projekt
<a href="/cs/project/LN00B084" target="_blank" >LN00B084: Nové technologie Výzkumné centrum v Západočeském regionu</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění
2003
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Podobné výsledky(10)