Elektronický fázově citlivý přijímač s číslicovým zpracováním signálu

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F49777513%3A23220%2F09%3A00503081" target="_blank" >RIV/49777513:23220/09:00503081 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Elektronický fázově citlivý přijímač s číslicovým zpracováním signálu

Popis výsledku v původním jazyce

Elektronický fázově citlivý přijímač s číslicovým zpracováním signálu slouží k detekci přítomnosti kolejového vozidla v kolejovém obvodu. Elektronický fázově citlivý přijímač je koncipován jako náhrada stávajících elektromechanických fázově citlivých relé (DSŠ-12) pracujících na principu Ferarisova motoru. Elektronický fázově citlivý přijímač využívá metod číslicového zpracování signálu. Pro realizaci náhrady funkce elektromechanického systému je konkrétně využita diskrétní Fourierova transformace a algoritmus CORDIC. Celý systém je realizován v obvodu FPGA. Hlavní deska je realizována formou zásuvné standardní malé eurokarty (100 mm * 160 mm), na kterou je připojen panel pro zobrazování, ovládání a diagnostiku. Elektronický fázově citlivý přijímač jerealizován ve dvou verzích, jedna pro signální kmitočet 75 Hz, druhá pak pro signální kmitočet 275 Hz. Díky použití metod číslicového zpracování signálu je možné dosáhnout lepší odolnosti proti rušení např. zpětným trakčním proudem. Přijí

Název v anglickém jazyce

Electronic phase sensitive receiver with digital signal processing

Popis výsledku anglicky

Electronic phase sensitive receiver with digital signal processing is used to detecting the presence of railway vehicles at the rail circuit. The electronic phase sensitive receiver is developed as replacement of electro-mechanical phase sensitive relay(DSŠ-12) which is working on the principle well known as Ferraris motor. Electronic phase sensitive receiver using digital signal processing methods (discrete Fourier transform and CORDIC algorithm). The whole system is implemented in FPGA. The main board is done through a small plug-in standard Eurocard (100 mm * 160 mm), which is connected to the display panel, control and diagnostics.Electronic phase sensitive receiver is implemented in two versions, one for the signal frequency 75 Hz, the second fora signal frequency of 275 Hz. Through the use of methods of digital signal processing can achieve better immunity.

Druh

G_funk - Funkční vzorek

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

<a href="/cs/project/GP102%2F06%2FP085" target="_blank" >GP102/06/P085: Aplikace programovatelných polí v bezpečných elektronických obvodech pro železniční zabezpečovací techniku</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2009

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Interní identifikační kód produktu

22110-FV002-2009

Číselná identifikace

—

Technické parametry

Zásuvná standardní malá eurokarta (100 mm * 160 mm). Verze pro signální kmitočet 75 Hz a 275 Hz, výstup galvanicky oddělený.

Ekonomické parametry

Cena elektronického fázově citlivého přijímače s číslicovým zpracováním signálu. 18.000,- Kč.

Kategorie aplik. výsledku dle nákladů

—

IČO vlastníka výsledku

49777513

Název vlastníka

Západočeská univerzita v Plzni

Stát vlastníka

CZ - Česká republika

Druh možnosti využití

A - K využití výsledku jiným subjektem je vždy nutné nabytí licence

Požadavek na licenční poplatek

A - Poskytovatel licence na výsledek požaduje licenční poplatek

Adresa www stránky s výsledkem

—