Fractional Frequency Synthesizer Using Flying Adder Principle

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F49777513%3A23220%2F11%3A43898493" target="_blank" >RIV/49777513:23220/11:43898493 - isvavai.cz</a>

Výsledek na webu

<a href="http://dx.doi.org/10.1109/TSP.2011.6043723" target="_blank" >http://dx.doi.org/10.1109/TSP.2011.6043723</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/TSP.2011.6043723" target="_blank" >10.1109/TSP.2011.6043723</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Fractional Frequency Synthesizer Using Flying Adder Principle

Popis výsledku v původním jazyce

The frequency synthesis is one of the most important and most actively researched subjects in the field of VLSI mixed-signal circuit design. Among the existing techniques in this area, phase locked loop fractional architecture is a widely used one for generating frequencies which are not integer multiple of the input reference frequency. Flying-Adder architecture is an emerging technique which is based on a new concept time-average-frequency, to generate frequencies. This paper presents simple fractional frequency synthesizer architecture based on concept flying-adder and phase locked loop principle. The simulation results concerning this approach are presented.

Název v anglickém jazyce

Fractional Frequency Synthesizer Using Flying Adder Principle

Popis výsledku anglicky

The frequency synthesis is one of the most important and most actively researched subjects in the field of VLSI mixed-signal circuit design. Among the existing techniques in this area, phase locked loop fractional architecture is a widely used one for generating frequencies which are not integer multiple of the input reference frequency. Flying-Adder architecture is an emerging technique which is based on a new concept time-average-frequency, to generate frequencies. This paper presents simple fractional frequency synthesizer architecture based on concept flying-adder and phase locked loop principle. The simulation results concerning this approach are presented.

Druh

D - Stať ve sborníku

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

<a href="/cs/project/ED2.1.00%2F03.0094" target="_blank" >ED2.1.00/03.0094: Regionální inovační centrum elektrotechniky (RICE)</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2011

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

TSP 34th International Conference on Telecommunications and Signal Processing

ISBN

978-1-4577-1411-5

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

294-297

Název nakladatele

IEEE

Místo vydání

VUT Brno

Místo konání akce

Budapest

Datum konání akce

18. 8. 2011

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000299568700061