Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Konzultace a vývoj v oblasti návrhu a simulací obvodů CPLD a FPGA a návrhu embedded systémů

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F49777513%3A23220%2F18%3A43954363" target="_blank" >RIV/49777513:23220/18:43954363 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    čeština

  • Název v původním jazyce

    Konzultace a vývoj v oblasti návrhu a simulací obvodů CPLD a FPGA a návrhu embedded systémů

  • Popis výsledku v původním jazyce

    Předmětem výzkumu byly konzultace a vývoj v oblasti návrhu a simulací obvodů CPLD a FPGA a embedded systémů, které zahrnovalo následující: Specifikace, vývoj a verifikace FPGA systémového kontroléru procesorového modulu COMe-bDV7. Vývoj a verifikační testy knihovny KCPLD rozšířené o funkce Last Reset Cause, Safe BIOS, více úrovňový Watch Dog a obecné vstupně výstupní rozhraní. Specifikace, vývoj a verifikace FPGA systémového kontroléru Bizerba Taurus s PCIe rozhraním obsahující multifunkční kontrolér zahrnující sériové rozhraní UART, řadiče CAN a další specifická zákaznická rozhraní.

  • Název v anglickém jazyce

    Consultations and development in field of design and simulations of CPLD and FPGA devices and design embedded systems

  • Popis výsledku anglicky

    Subject of the research was consultations and development in field of design of CPLD and FPGA devices and embedded systems, which includes following topics: Specification, design and verification of COMe bDV7 CPLD System Controller. Development and tests of KCPLD library Last Reset Cause feature, Safe BIOS feature, multi stage watch dog (WD) and general-purpose input/output (GPIO). Specification, design and verification of Bizerba Taurus FPGA System Controller and PCIe multifunction device which includes UARTs, CAN controllers and custom specific features. Tests of new Enhanced Serial Peripheral Interface (eSPI) for KCPLD library.

Klasifikace

  • Druh

    V<sub>souhrn</sub> - Souhrnná výzkumná zpráva

  • CEP obor

  • OECD FORD obor

    20206 - Computer hardware and architecture

Návaznosti výsledku

  • Projekt

  • Návaznosti

    N - Vyzkumna aktivita podporovana z neverejnych zdroju

Ostatní

  • Rok uplatnění

    2018

  • Kód důvěrnosti údajů

    C - Předmět řešení projektu podléhá obchodnímu tajemství (§ 504 Občanského zákoníku), ale název projektu, cíle projektu a u ukončeného nebo zastaveného projektu zhodnocení výsledku řešení projektu (údaje P03, P04, P15, P19, P29, PN8) dodané do CEP, jsou upraveny tak, aby byly zveřejnitelné.

Údaje specifické pro druh výsledku

  • Počet stran výsledku

    1

  • Místo vydání

  • Název nakladatele resp. objednatele

    KONTRON ECT Design, s.r.o.

  • Verze