Consultations and development in field of design and simulations of CPLD and FPGA devices and design embedded systems
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F49777513%3A23220%2F19%3A43957314" target="_blank" >RIV/49777513:23220/19:43957314 - isvavai.cz</a>
Nalezeny alternativní kódy
RIV/49777513:23220/20:43961182 RIV/49777513:23220/21:43963892 RIV/49777513:23220/22:43967089
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
Consultations and development in field of design and simulations of CPLD and FPGA devices and design embedded systems
Popis výsledku v původním jazyce
Subject of the research were consultations and development in field of design of CPLD and FPGA devices and embedded systems, which includes following topics: Specification, design and verification of USTER CCU7 FPGA System Controller which includes UART16550A with FIFOs, Intelligent Measurement Head Interface (iMH) Controller, custom specific features and powerup sequencing. Specification, design and verification of COMe bBD7 CPLD System Controller. Development and tests of KCPLD library with new Safe BIOS implementation. Specification and design of LHT EED CPLD System Controller which includes Safe CPLD FW update, Valens FW update interfaces, FPGA FW configuration flash update interface and powerup sequencing. Proposal of specification of new KCPLD library with Flat Register Space layout and new system peripherals.
Název v anglickém jazyce
Consultations and development in field of design and simulations of CPLD and FPGA devices and design embedded systems
Popis výsledku anglicky
Subject of the research were consultations and development in field of design of CPLD and FPGA devices and embedded systems, which includes following topics: Specification, design and verification of USTER CCU7 FPGA System Controller which includes UART16550A with FIFOs, Intelligent Measurement Head Interface (iMH) Controller, custom specific features and powerup sequencing. Specification, design and verification of COMe bBD7 CPLD System Controller. Development and tests of KCPLD library with new Safe BIOS implementation. Specification and design of LHT EED CPLD System Controller which includes Safe CPLD FW update, Valens FW update interfaces, FPGA FW configuration flash update interface and powerup sequencing. Proposal of specification of new KCPLD library with Flat Register Space layout and new system peripherals.
Klasifikace
Druh
V<sub>souhrn</sub> - Souhrnná výzkumná zpráva
CEP obor
—
OECD FORD obor
20206 - Computer hardware and architecture
Návaznosti výsledku
Projekt
—
Návaznosti
N - Vyzkumna aktivita podporovana z neverejnych zdroju
Ostatní
Rok uplatnění
2019
Kód důvěrnosti údajů
C - Předmět řešení projektu podléhá obchodnímu tajemství (§ 504 Občanského zákoníku), ale název projektu, cíle projektu a u ukončeného nebo zastaveného projektu zhodnocení výsledku řešení projektu (údaje P03, P04, P15, P19, P29, PN8) dodané do CEP, jsou upraveny tak, aby byly zveřejnitelné.
Údaje specifické pro druh výsledku
Počet stran výsledku
1
Místo vydání
—
Název nakladatele resp. objednatele
KONTRON ECT design s.r.o.
Verze
—