Chua’s Table as a Tool for Constructing Dual Networks

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F60162694%3AG43__%2F19%3A00537383" target="_blank" >RIV/60162694:G43__/19:00537383 - isvavai.cz</a>
Nalezeny alternativní kódy
RIV/68407700:21230/19:00335105
Výsledek na webu
<a href="https://dx.doi.org/10.1109/APCCAS47518.2019.8953176" target="_blank" >https://dx.doi.org/10.1109/APCCAS47518.2019.8953176</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/APCCAS47518.2019.8953176" target="_blank" >10.1109/APCCAS47518.2019.8953176</a>

Jazyk výsledku
angličtina
Název v původním jazyce
Chua’s Table as a Tool for Constructing Dual Networks
Popis výsledku v původním jazyce
Chua’s table is presented as a tool for transforming circuits, compounded from nonlinear higher-order elements, into their dual mutations. The transformation is carried out via three assorted operations in Chua’s table, denoted as FLIP, SHIFT, and MOVE. It is shown that their combination can yield dual circuits with interesting parameters, and that the dual circuits can be used for efficient modeling or hardware emulation of the original circuits, for example the circuits containing memristors.
Název v anglickém jazyce
Chua’s Table as a Tool for Constructing Dual Networks
Popis výsledku anglicky
Chua’s table is presented as a tool for transforming circuits, compounded from nonlinear higher-order elements, into their dual mutations. The transformation is carried out via three assorted operations in Chua’s table, denoted as FLIP, SHIFT, and MOVE. It is shown that their combination can yield dual circuits with interesting parameters, and that the dual circuits can be used for efficient modeling or hardware emulation of the original circuits, for example the circuits containing memristors.

Projekt
<a href="/cs/project/TE01020186" target="_blank" >TE01020186: Centrum integrovaných družicových a pozemských navigačních technologií</a><br>
Návaznosti
I - Institucionalni podpora na dlouhodoby koncepcni rozvoj vyzkumne organizace

Rok uplatnění
2019
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku
2019 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS)
ISBN
978-172812940-2
ISSN
—
e-ISSN
—
Počet stran výsledku
4
Strana od-do
145-148
Název nakladatele
IEEE
Místo vydání
USA
Místo konání akce
Bangkok, Thajsko
Datum konání akce
11. 11. 2019
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
000530745700037

Podobné výsledky(10)