Acceleration of Blender Cycles Path-Tracing Engine Using Intel Many Integrated Core Architecture

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F61989100%3A27240%2F15%3A86094923" target="_blank" >RIV/61989100:27240/15:86094923 - isvavai.cz</a>

Nalezeny alternativní kódy

RIV/61989100:27740/15:86094923

Výsledek na webu

<a href="https://link.springer.com/chapter/10.1007/978-3-319-24369-6_7" target="_blank" >https://link.springer.com/chapter/10.1007/978-3-319-24369-6_7</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1007/978-3-319-24369-6_7" target="_blank" >10.1007/978-3-319-24369-6_7</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Acceleration of Blender Cycles Path-Tracing Engine Using Intel Many Integrated Core Architecture

Popis výsledku v původním jazyce

This paper describes the acceleration of the most computationally intensive kernels of the Blender rendering engine, Blender Cy- cles, using Intel Many Integrated Core architecture (MIC). The pro- posed parallelization, which uses OpenMP technology, also improves the performance of the rendering engine when running on multi-core CPUs and multi-socket servers. Although the GPU acceleration is already implemented in Cycles, its functionality is limited. Our proposed imple- mentation for MIC architecture contains all features of the engine with improved performance. The paper presents performance evaluation for three architectures: multi-socket server, server with MIC (Intel Xeon Phi 5100p) accelerator and server with GPU accelerator (NVIDIA Tesla K20m).

Název v anglickém jazyce

Acceleration of Blender Cycles Path-Tracing Engine Using Intel Many Integrated Core Architecture

Popis výsledku anglicky

This paper describes the acceleration of the most computationally intensive kernels of the Blender rendering engine, Blender Cy- cles, using Intel Many Integrated Core architecture (MIC). The pro- posed parallelization, which uses OpenMP technology, also improves the performance of the rendering engine when running on multi-core CPUs and multi-socket servers. Although the GPU acceleration is already implemented in Cycles, its functionality is limited. Our proposed imple- mentation for MIC architecture contains all features of the engine with improved performance. The paper presents performance evaluation for three architectures: multi-socket server, server with MIC (Intel Xeon Phi 5100p) accelerator and server with GPU accelerator (NVIDIA Tesla K20m).

Druh

J_SC - Článek v periodiku v databázi SCOPUS

CEP obor

—

OECD FORD obor

10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2015

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název periodika

Lecture notes in computer science. Volume 9339

ISSN

0302-9743

e-ISSN

—

Svazek periodika

2015

Číslo periodika v rámci svazku

9339

Stát vydavatele periodika

CH - Švýcarská konfederace

Počet stran výsledku

12

Strana od-do

86-97

Kód UT WoS článku

000366016000007

EID výsledku v databázi Scopus

2-s2.0-84959196486