Kterak formalizovat hardwarový design FPGA čipů

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F63839172%3A_____%2F04%3A00000005" target="_blank" >RIV/63839172:_____/04:00000005 - isvavai.cz</a>

Nalezeny alternativní kódy

RIV/00216224:14330/04:00010387

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

How to Formalize FPGA Hardware Design

Popis výsledku v původním jazyce

In this report, a formal view of an FPGA hardware design is presented. An approach of how elementary FPGA design entities can be modeled in terms of Kripke structures is presented here. The report is also focused on capturing the problems of modeling synchronous parts of hardware design together with its asynchronous parts.

Název v anglickém jazyce

How to Formalize FPGA Hardware Design

Popis výsledku anglicky

In this report, a formal view of an FPGA hardware design is presented. An approach of how elementary FPGA design entities can be modeled in terms of Kripke structures is presented here. The report is also focused on capturing the problems of modeling synchronous parts of hardware design together with its asynchronous parts.

Druh

A - Audiovizuální tvorba

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/GA201%2F03%2F0509" target="_blank" >GA201/03/0509: Automatizovaná verifikace paralelních a distribuovaných systémů</a><br>

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2004

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

ISBN

—

Místo vydání

Praha

Název nakladatele resp. objednatele

CESNET, z.s.p.o.

Verze

CESNET Technical Report No. 04/2004

Identifikační číslo nosiče

—