Řadič paměti DDR SDRAM v FPGA

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F63839172%3A_____%2F06%3A00000293" target="_blank" >RIV/63839172:_____/06:00000293 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Řadič paměti DDR SDRAM v FPGA

Popis výsledku v původním jazyce

Dnešní moderní síťové aplikace (jako jsou například směrovače, monitorovací adaptéry, systémy detekce útoku, atd.) často vyžadují použití specializovaných hardwarových platforem. Tyto platformy pak potřebují pro svou činnost dostatečnou paměťovou kapacitu. Vhodným typem paměti, které nabízí dostatečnou paměťovou kapacitu (128~MB -- 2~GB) a datovou propusnost (až 3.2~GB/s) jsou paměti typu DRAM. Cílem této práce je navrhnout univerzální řadič paměti DDR SDRAM pro síťové aplikace na bázi technologie FPGA.

Název v anglickém jazyce

FPGA-BASED DDR SDRAM DRIVER

Popis výsledku anglicky

In the paper the architecture of the developed FPGA based DDR SDRAM driver is presented. In the beginning of paper the characteristic of DDR SDRAM memory is brie&#64258;y introduced. Then the architecture of developed hardware driver is presented. At theend of the paper the implementation issues and performance optimizations are brie&#64258;y discussed.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

—

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2006

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the 12th Conference STUDENT EEICT 2006

ISBN

80-214-3160-1

ISSN

—

e-ISSN

—

Počet stran výsledku

3

Strana od-do

212-124

Název nakladatele

VUT v Brně, FEKT a FIT

Místo vydání

Brno

Místo konání akce

Brno

Datum konání akce

1. 1. 2006

Typ akce podle státní příslušnosti

CST - Celostátní akce

Kód UT WoS článku

—