Návrh a implementace řadiče dynamické paměti směrovače založeného na FPGA

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F63839172%3A_____%2F04%3A00000036" target="_blank" >RIV/63839172:_____/04:00000036 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Design and Implementation of the Memory Scheduler for the FPGA - Based Router

Popis výsledku v původním jazyce

This paper deals with a design of a memory scheduler as a part of the Liberouter project. Nowadays, the majority of the designs of memory schedulers is aimed at providing a high throughput while using a high-capacity DDR SDRAM memory. The memory scheduler is FPGA-based. This allows us to test many versions of the design with real network traffic and to set optimal parameters for the memory scheduler units. For reasons of capacity and throughput we use DDR SDRAM memory. The effective DRAM access time isreduced by overlapping multiple accesses to different banks in a special queue composed of the FPGA embedded Block SelectRAMTMs.

Název v anglickém jazyce

Design and Implementation of the Memory Scheduler for the FPGA - Based Router

Popis výsledku anglicky

This paper deals with a design of a memory scheduler as a part of the Liberouter project. Nowadays, the majority of the designs of memory schedulers is aimed at providing a high throughput while using a high-capacity DDR SDRAM memory. The memory scheduler is FPGA-based. This allows us to test many versions of the design with real network traffic and to set optimal parameters for the memory scheduler units. For reasons of capacity and throughput we use DDR SDRAM memory. The effective DRAM access time isreduced by overlapping multiple accesses to different banks in a special queue composed of the FPGA embedded Block SelectRAMTMs.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

—

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2004

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Field Programmable Logic and Application

ISBN

—

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

1133-1139

Název nakladatele

Springel-Verlag

Místo vydání

Leuven, Belgium

Místo konání akce

Leuven, Belgium

Datum konání akce

1. 1. 2004

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—