Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Next Generation of Architecture for Precise Time Measurements

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F63839172%3A_____%2F15%3A10130523" target="_blank" >RIV/63839172:_____/15:10130523 - isvavai.cz</a>

  • Výsledek na webu

    <a href="http://dx.doi.org/10.1109/EWDTS.2015.7493161" target="_blank" >http://dx.doi.org/10.1109/EWDTS.2015.7493161</a>

  • DOI - Digital Object Identifier

    <a href="http://dx.doi.org/10.1109/EWDTS.2015.7493161" target="_blank" >10.1109/EWDTS.2015.7493161</a>

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Next Generation of Architecture for Precise Time Measurements

  • Popis výsledku v původním jazyce

    This paper deals with a new generation of our adapters for atomic clock timescale comparison and other time measurements. Our currently operated adapters are based on Virtex 5 FPGA and the further development on this platform is obsolete. We describe our experience with FPGA based time measurement system consisting of one or two channel interpolating counter. We propose the new design based on the Zynq All Programmable SoC platform and present testing results.

  • Název v anglickém jazyce

    Next Generation of Architecture for Precise Time Measurements

  • Popis výsledku anglicky

    This paper deals with a new generation of our adapters for atomic clock timescale comparison and other time measurements. Our currently operated adapters are based on Virtex 5 FPGA and the further development on this platform is obsolete. We describe our experience with FPGA based time measurement system consisting of one or two channel interpolating counter. We propose the new design based on the Zynq All Programmable SoC platform and present testing results.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JC - Počítačový hardware a software

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

    <a href="/cs/project/LM2010005" target="_blank" >LM2010005: Velká infrastruktura CESNET</a><br>

  • Návaznosti

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Ostatní

  • Rok uplatnění

    2015

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    IEEE EAST-WEST DESIGN &amp; TEST SYMPOSIUM 2015

  • ISBN

    978-1-4673-7776-8

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    3

  • Strana od-do

    1-3

  • Název nakladatele

    IEEE, 345 E 47TH ST, NEW YORK, NY 10017 USA

  • Místo vydání

    Batumi

  • Místo konání akce

    Batumi, Gruzie

  • Datum konání akce

    26. 9. 2015

  • Typ akce podle státní příslušnosti

    WRD - Celosvětová akce

  • Kód UT WoS článku

    000382527700052