Konfigurační systém pro vestavěný DSP/FPGA akcelerátor

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F07%3A00098562" target="_blank" >RIV/67985556:_____/07:00098562 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—

Jazyk výsledku
angličtina
Název v původním jazyce
Configuration System for a DSP/FPGA-Based Embedded Accelerator
Popis výsledku v původním jazyce
An embedded configuration engine for a DSP/FPGA based accelerator is considered. The engine is used to simplify configuration of the accelerator using ready-made functional blocks. A parser for Simulink models has been designed which generates scripts for the configuration engine as its output.
Název v anglickém jazyce
Configuration System for a DSP/FPGA-Based Embedded Accelerator
Popis výsledku anglicky
An embedded configuration engine for a DSP/FPGA based accelerator is considered. The engine is used to simplify configuration of the accelerator using ready-made functional blocks. A parser for Simulink models has been designed which generates scripts for the configuration engine as its output.

Projekt
<a href="/cs/project/1ET400750408" target="_blank" >1ET400750408: Prostředky pro rychlý vývoj HW-akcelerovaných vestavěných aplikací zpracování obrazu a videa</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění
2007
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Podobné výsledky(10)