Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Návrh rekonfigurovatelných akcelerátorů pro procesor MicroBlaze

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F08%3A00309834" target="_blank" >RIV/67985556:_____/08:00309834 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Design Flow for Reconfigurable MicroBlaze Accelerators

  • Popis výsledku v původním jazyce

    We present design flow and related tool-chain supporting modeling, HW-SW co-simulation as well as generation of HDL code for reconfigurable MicroBlaze accelerators. Each accelerator is composed from reprogrammable PicoBlaze sequencing HW supported floating point processing batches executed on local data. The Xilinx MicroBlaze soft-core processor serves as the central CPU with access to the global off chip memory and peripherals. Each coprocessor can be re-programmed during runtime. This provides a framework for a partial dynamic change of the functionality of HW floating point accelerators suitable for FPGA as well as for the custom designs.

  • Název v anglickém jazyce

    Design Flow for Reconfigurable MicroBlaze Accelerators

  • Popis výsledku anglicky

    We present design flow and related tool-chain supporting modeling, HW-SW co-simulation as well as generation of HDL code for reconfigurable MicroBlaze accelerators. Each accelerator is composed from reprogrammable PicoBlaze sequencing HW supported floating point processing batches executed on local data. The Xilinx MicroBlaze soft-core processor serves as the central CPU with access to the global off chip memory and peripherals. Each coprocessor can be re-programmed during runtime. This provides a framework for a partial dynamic change of the functionality of HW floating point accelerators suitable for FPGA as well as for the custom designs.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JC - Počítačový hardware a software

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

    <a href="/cs/project/1M0567" target="_blank" >1M0567: Centrum aplikované kybernetiky</a><br>

  • Návaznosti

    Z - Vyzkumny zamer (s odkazem do CEZ)

Ostatní

  • Rok uplatnění

    2008

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    4th International Workshop on Reconfigurable Communication Centric System-on-Chips Workshop Proceedings

  • ISBN

    978-84-691-3603-4

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    8

  • Strana od-do

  • Název nakladatele

    UPC

  • Místo vydání

    Barcelona

  • Místo konání akce

    Barcelona

  • Datum konání akce

    9. 7. 2008

  • Typ akce podle státní příslušnosti

    EUR - Evropská akce

  • Kód UT WoS článku