The LD-RLS algorithm with directional forgetting implemented on a vector-like hardware accelerator

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F11%3A00363078" target="_blank" >RIV/67985556:_____/11:00363078 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

The LD-RLS algorithm with directional forgetting implemented on a vector-like hardware accelerator

Popis výsledku v původním jazyce

The paper discusses an RLS algorithm based on the LDU decomposition (LD-RLS) with directional forgetting implemented on an embedded system with a vector-oriented hardware accelerator. The LD-RLS algorithm can be attractive for control applications to identify an unknown system or to track time-varying parameters. A solution of the LD-RLS algorithm directly contains the estimated parameters. It also offers a possibility to use a priori information about the identified system and its parameters. The implementation of the LD-RLS algorithm is done on an FPGA-based accelerator from a high-level abstraction. It is compared with an implementation of the same algorithm in software on the same platform.

Název v anglickém jazyce

The LD-RLS algorithm with directional forgetting implemented on a vector-like hardware accelerator

Popis výsledku anglicky

The paper discusses an RLS algorithm based on the LDU decomposition (LD-RLS) with directional forgetting implemented on an embedded system with a vector-oriented hardware accelerator. The LD-RLS algorithm can be attractive for control applications to identify an unknown system or to track time-varying parameters. A solution of the LD-RLS algorithm directly contains the estimated parameters. It also offers a possibility to use a priori information about the identified system and its parameters. The implementation of the LD-RLS algorithm is done on an FPGA-based accelerator from a high-level abstraction. It is compared with an implementation of the same algorithm in software on the same platform.

Druh

D - Stať ve sborníku

CEP obor

IN - Informatika

OECD FORD obor

—

Projekt

<a href="/cs/project/7H10001" target="_blank" >7H10001: Smart Multicore Embedded SYstems</a><br>

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2011

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

ICASSP 2011: IEEE International Conference on Acoustics, Speech, and Signal Processing

ISBN

978-1-4577-0537-3

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

1657-1660

Název nakladatele

IEEE

Místo vydání

Praha

Místo konání akce

Praha

Datum konání akce

22. 5. 2011

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—