Asymmetric Multiprocessing on ZYNQ ZC702 board with EdkDSP Accelerators for Xilinx Vivado 2013.4 Design Flow

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F14%3A00434753" target="_blank" >RIV/67985556:_____/14:00434753 - isvavai.cz</a>

Výsledek na webu

<a href="http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_Vivado_2013_4_EMC2" target="_blank" >http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_Vivado_2013_4_EMC2</a>

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Asymmetric Multiprocessing on ZYNQ ZC702 board with EdkDSP Accelerators for Xilinx Vivado 2013.4 Design Flow

Popis výsledku v původním jazyce

This application note describes the asymmetric multiprocessing design (AMP) based on the Xilinx application note XAPP1093. The AMP design is ported from ISE 14.5 design flow to the Xilinx Vivado 2014.3 and SDK 2014.3 design flow. The ARM Cortex A9 processor works together with the MicroBlaze processor, sharing the terminal and block ram. Both processors execute program from the same external DDR3 memory. The MicroBlaze processor is controlling 4 EdkDSP floating point accelerators. Each accelerator is organised as 8xSIMD reconfigurable data path, controlled by the PicoBlaze6 controller. This evaluation package is provided by UTIA for the Xilinx ZC702 designs with AXI bus.

Název v anglickém jazyce

Asymmetric Multiprocessing on ZYNQ ZC702 board with EdkDSP Accelerators for Xilinx Vivado 2013.4 Design Flow

Popis výsledku anglicky

This application note describes the asymmetric multiprocessing design (AMP) based on the Xilinx application note XAPP1093. The AMP design is ported from ISE 14.5 design flow to the Xilinx Vivado 2014.3 and SDK 2014.3 design flow. The ARM Cortex A9 processor works together with the MicroBlaze processor, sharing the terminal and block ram. Both processors execute program from the same external DDR3 memory. The MicroBlaze processor is controlling 4 EdkDSP floating point accelerators. Each accelerator is organised as 8xSIMD reconfigurable data path, controlled by the PicoBlaze6 controller. This evaluation package is provided by UTIA for the Xilinx ZC702 designs with AXI bus.

Druh

G_funk - Funkční vzorek

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/7H14005" target="_blank" >7H14005: EMC2 - Embedded Multi-Core Systems for Mixed Criticality Applications in Dynamic and Changeable Real-Time Environments</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2014

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Interní identifikační kód produktu

EdkDSP_Vivado_2013_4_EMC2_ZC702

Číselná identifikace

—

Technické parametry

Demonstrátor dovolující ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce navržených v prostředí Vivado 2013.4 na prototypové desce ZC702.

Ekonomické parametry

ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce navržených v prostředí Vivado 2013.4 na prototypové desce ZC702

Kategorie aplik. výsledku dle nákladů

—

IČO vlastníka výsledku

67985556

Název vlastníka

Ústav teorie informace a automatizace AV ČR, v.v

Stát vlastníka

CZ - Česká republika

Druh možnosti využití

A - K využití výsledku jiným subjektem je vždy nutné nabytí licence

Požadavek na licenční poplatek

N - Poskytovatel licence na výsledek nepožaduje licenční poplatek

Adresa www stránky s výsledkem

—