Reliable CAD Analyses of CMOS Radio Frequency and Microwave Circuits Using Smoothed Gate Capacitance Models

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F03%3A03088616" target="_blank" >RIV/68407700:21230/03:03088616 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Reliable CAD Analyses of CMOS Radio Frequency and Microwave Circuits Using Smoothed Gate Capacitance Models

Popis výsledku v původním jazyce

The problems with convergence caused by both voltage- and charge-controlled models of MOSFET gate capacitances are often a limiting factor of the computer aided design tools. In the paper, an idea of the exponential smoothing of model discontinuities isproposed. The method is demonstrated on smoothing the gate capacitance discontinuity at zero drain-source voltage. An advanced integration algorithm convenient for the computer aided design of radio frequency and microwave CMOS circuits suppressing possible physically incorrect results of the traditional methods is also described. The updated model and algorithm are checked by analyzing a sophisticated CMOS flip-flop circuit.

Název v anglickém jazyce

Reliable CAD Analyses of CMOS Radio Frequency and Microwave Circuits Using Smoothed Gate Capacitance Models

Popis výsledku anglicky

The problems with convergence caused by both voltage- and charge-controlled models of MOSFET gate capacitances are often a limiting factor of the computer aided design tools. In the paper, an idea of the exponential smoothing of model discontinuities isproposed. The method is demonstrated on smoothing the gate capacitance discontinuity at zero drain-source voltage. An advanced integration algorithm convenient for the computer aided design of radio frequency and microwave CMOS circuits suppressing possible physically incorrect results of the traditional methods is also described. The updated model and algorithm are checked by analyzing a sophisticated CMOS flip-flop circuit.

Druh

J_x - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

<a href="/cs/project/GA102%2F01%2F0432" target="_blank" >GA102/01/0432: Symbolické, semisymbolické a numerické metody analýzy, návrhu a optimalizace elektrických obvodů</a><br>

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2003

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název periodika

AEU-International Journal of Electronics and Communications

ISSN

1434-8411

e-ISSN

—

Svazek periodika

57

Číslo periodika v rámci svazku

6

Stát vydavatele periodika

DE - Spolková republika Německo

Počet stran výsledku

9

Strana od-do

372-380

Kód UT WoS článku

—

EID výsledku v databázi Scopus

—