Injekce a simulace poruch pro rekonfigurovatelný duplexní systém odolný proti poruchám
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F07%3A03130529" target="_blank" >RIV/68407700:21230/07:03130529 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
Fault Injection and Simulation for Fault Tolerant Reconfigurable Duplex System
Popis výsledku v původním jazyce
The implementation and the fault emulation technique for the highly reliable digital design using Modified Duplex System (MDS) architecture under a processor control is presented. A Totally Self-Checking analysis of MDS architecture is supported by experimental results from our proposed FPGA fault emulator, where SEU-fault resistance is observed. Our proposed hardware fault emulator results are compared also with the software simulation results. An area overhead of individual parts implemented in each FPGA is also discussed.
Název v anglickém jazyce
Fault Injection and Simulation for Fault Tolerant Reconfigurable Duplex System
Popis výsledku anglicky
The implementation and the fault emulation technique for the highly reliable digital design using Modified Duplex System (MDS) architecture under a processor control is presented. A Totally Self-Checking analysis of MDS architecture is supported by experimental results from our proposed FPGA fault emulator, where SEU-fault resistance is observed. Our proposed hardware fault emulator results are compared also with the software simulation results. An area overhead of individual parts implemented in each FPGA is also discussed.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
JC - Počítačový hardware a software
OECD FORD obor
—
Návaznosti výsledku
Projekt
—
Návaznosti
Z - Vyzkumny zamer (s odkazem do CEZ)
Ostatní
Rok uplatnění
2007
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Design and Diagnostics of Electronic Circuits and Systems
ISBN
1-4244-1161-0
ISSN
—
e-ISSN
—
Počet stran výsledku
4
Strana od-do
357-360
Název nakladatele
IEEE Computer Society
Místo vydání
Los Alamitos
Místo konání akce
Krakow
Datum konání akce
10. 4. 2007
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
—