An FPGA based fault emulator

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F07%3A03133257" target="_blank" >RIV/68407700:21230/07:03133257 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—

Jazyk výsledku
angličtina
Název v původním jazyce
An FPGA based fault emulator
Popis výsledku v původním jazyce
An FPGA hardware fault emulator is presented. The emulator performs a single-bit fault injection in bitstream on top of the implemented circuit, emulating the SEU event. The combinatorial circuits mapped in FPGA are tested and SEU-fault resistance is observed.
Název v anglickém jazyce
An FPGA based fault emulator
Popis výsledku anglicky
An FPGA hardware fault emulator is presented. The emulator performs a single-bit fault injection in bitstream on top of the implemented circuit, emulating the SEU event. The combinatorial circuits mapped in FPGA are tested and SEU-fault resistance is observed.

Rok uplatnění
2007
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku
Proceedings of the Work in Progress Session held in connection with the EUROMICRO Conferences SEAA and DSD 2007
ISBN
978-3-902457-16-5
ISSN
—
e-ISSN
—
Počet stran výsledku
2
Strana od-do
42-43
Název nakladatele
Johannes Kepler University
Místo vydání
Linz
Místo konání akce
Lübeck
Datum konání akce
27. 8. 2007
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
—

Podobné výsledky(10)