Digitální kompenzační jednotka pro přesné měření čtyřpárových etalonů elektrické impedance pracující ve frekvečním pásmu do 2 MHz

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F11%3A00181949" target="_blank" >RIV/68407700:21230/11:00181949 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Digitální kompenzační jednotka pro přesné měření čtyřpárových etalonů elektrické impedance pracující ve frekvečním pásmu do 2 MHz

Popis výsledku v původním jazyce

Byla realizována dvoukanálová digitální kompenzační jednotka určená pro zvýšení přesnosti měření elektrické impedance v pásmu kmitočtů okolo 1 MHz. Princip jednotky je založen na aplikaci synchronní detekce (implementován algoritmus lock-in zesilovače naFPGA obvodu) a rekonstrukce vstupního signálu. Kompenzační jednotka snímá reziduální napětí na LP svorce měřeného etalonu a realizuje jeho rekonstrukci. Výstupní napětí se zpětnovazebně přes injekční transformátor zavádí zpět do měřicího obvodu. Tímto způsobem lze snížit reziduální napětí na LP svorce měřeného etalonu více než 1000-krát a významně tak zvýšit přesnost měření (lepší než 0,01 %). Jádro digitální kompenzační jednotky je tvořeno FPGA obvodem. Jednotka využívá dva 14-ti bitové AD a DA převodníky pracující na vzorkovací frekvenci 60 MHz. Tento funkční vzorek je dílčím výsledkem řešení dílčího úkolu "Etalonáž elektrické impedance" výzkumného záměru MSM6840770015.

Název v anglickém jazyce

Digital compensation unit for high-accuracy measurement of four-terminal-pair impedance standards working up to 2 MHz

Popis výsledku anglicky

Two-channel digital compensation unit for increasing a measurement accuracy of electrical impedance in frequency range around 1 MHz has been realised. A principle of compensation unit is based application of synchronous detection (algorithm of lock-in amplifier implemented on FPGA) and reconstruction of input signal. The compensation unit senses a residual voltage on the LP terminal of measured impedance standard and realises its reconstruction. Output voltage is led on in feedback via an injection transformer into main measuring circuit. In this way, there is possible to reduce voltage on LP terminal of measured standard more than 1000 times and significantly to increase accuracy of measurement (better than 0,01 %). A core of compensation unit is formed by a FPGA circuit. The unit utilizes two 14-bit AD and DA convertors with sample rate of 60 MHz. This function sample is a partial result of solving the project "Electrical impedance calibrations" of the MSM6840770015 research program.

Druh

G_funk - Funkční vzorek

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

—

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2011

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Interní identifikační kód produktu

Dig. kompenzační jednotka

Číselná identifikace

—

Technické parametry

frekveční rosah: 10 kHZ - 2 MHz; rozsah vstupního napětí: <3V; rozsah výstupního napětí: 3V USB interface pro řízení jednotky z PC

Ekonomické parametry

Výrobní cena: 1000 EUR

Kategorie aplik. výsledku dle nákladů

—

IČO vlastníka výsledku

68407700

Název vlastníka

ČVUT FEL

Stát vlastníka

CZ - Česká republika

Druh možnosti využití

P - Využití výsledku jiným subjektem je v některých případech možné bez nabytí licence

Požadavek na licenční poplatek

Z - Poskytovatel licence na výsledek nepožaduje v některých případech licenční poplatek

Adresa www stránky s výsledkem

—