An FPGA Implementation for ADC INL Measurement using the Servo-loop Method

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F11%3A00184437" target="_blank" >RIV/68407700:21230/11:00184437 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—

Jazyk výsledku
angličtina
Název v původním jazyce
An FPGA Implementation for ADC INL Measurement using the Servo-loop Method
Popis výsledku v původním jazyce
This paper deals with the new part of our testing environment for A/D converters and describes the FPGA implementation of the improved servo-loop algorithm. The article is focused especially on the algorithm function and features. FPGA resources and measurement time consumption are also briefly discussed.
Název v anglickém jazyce
An FPGA Implementation for ADC INL Measurement using the Servo-loop Method
Popis výsledku anglicky
This paper deals with the new part of our testing environment for A/D converters and describes the FPGA implementation of the improved servo-loop algorithm. The article is focused especially on the algorithm function and features. FPGA resources and measurement time consumption are also briefly discussed.

Rok uplatnění
2011
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku
Proceedings of the 8th International Conference on Digital Technologies 2011
ISBN
978-80-554-0437-0
ISSN
—
e-ISSN
—
Počet stran výsledku
5
Strana od-do
194-198
Název nakladatele
Slovenská elektrotechnická společnost
Místo vydání
Žilina
Místo konání akce
Žilina
Datum konání akce
10. 11. 2011
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
—

Podobné výsledky(10)