Algoritmus pro vyčíslení exponenciální funkce navržený pro programovatelné logické obvody FPGA

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F49777513%3A23220%2F10%3A00503508" target="_blank" >RIV/49777513:23220/10:00503508 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Algoritmus pro vyčíslení exponenciální funkce navržený pro programovatelné logické obvody FPGA

Popis výsledku v původním jazyce

Tento článek se zabývá implementací algoritmu, který pro výpočet využívá operace bitového posuvu a součtu, pro výpočet exponenciální funkce v prostředí FPGA. Nejdříve je představen základní princip algoritmu. Následuje detailní popis navržené architektury algoritmu pro FPGA. Na konci článku jsou uvedeny získané výsledky ze simulace.

Název v anglickém jazyce

Algorithm for calculation of exponential function designed for programmable logic device FPGA

Popis výsledku anglicky

The paper deals with implementation of shift-and-add algorithm for calculation of exponential function in FPGA environment. First, the basic idea of algorithm is presented. Then, the algorithm architecture design for FPGA is discussed in detail. Finally,simulation results show the achieved exponential function computation accuracy.

Druh

O - Ostatní výsledky

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

—

Návaznosti

S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2010

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů