Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

An FPGA Algorithm Development for an Improved Servo-Loop Method

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F12%3A00195643" target="_blank" >RIV/68407700:21230/12:00195643 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    An FPGA Algorithm Development for an Improved Servo-Loop Method

  • Popis výsledku v původním jazyce

    This paper deals with the FPGA (Field-Programmable Gate Array) implementation of the improved servo-loop algorithm, which has been already described in [1]. It is a new part of our testing environment for ADCs (Analog-to-Digital Converters). The articleis focused especially on the algorithm function and features. FPGA resources, measurement time consumption and recommended necessary improvements are also briefly discussed.

  • Název v anglickém jazyce

    An FPGA Algorithm Development for an Improved Servo-Loop Method

  • Popis výsledku anglicky

    This paper deals with the FPGA (Field-Programmable Gate Array) implementation of the improved servo-loop algorithm, which has been already described in [1]. It is a new part of our testing environment for ADCs (Analog-to-Digital Converters). The articleis focused especially on the algorithm function and features. FPGA resources, measurement time consumption and recommended necessary improvements are also briefly discussed.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JA - Elektronika a optoelektronika, elektrotechnika

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

  • Návaznosti

    Z - Vyzkumny zamer (s odkazem do CEZ)<br>S - Specificky vyzkum na vysokych skolach

Ostatní

  • Rok uplatnění

    2012

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    Proceedings of the 2012 IEEE 15th International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS)

  • ISBN

    978-1-4673-1185-4

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    4

  • Strana od-do

    151-154

  • Název nakladatele

    IEEE Computer Society Press

  • Místo vydání

    New York

  • Místo konání akce

    Tallinn

  • Datum konání akce

    18. 4. 2012

  • Typ akce podle státní příslušnosti

    WRD - Celosvětová akce

  • Kód UT WoS článku