A Modular Hardware Platform for Brain Computer Interface

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F12%3A00194654" target="_blank" >RIV/68407700:21230/12:00194654 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

A Modular Hardware Platform for Brain Computer Interface

Popis výsledku v původním jazyce

The contribution presents a novel highperformace, low power BCI architecture allowing a single-chip implementation of a BCI device. FPGA platform is used to reach high performance and low power consumption; to speed up the development cycle, high-level synthesis of DSP algorithms is employed. A novel highly modular architecture with many advantages (configurability, possibility of independent development, topological compatibility with 2D FPGA fabric, scalability, and high computational power) is proposed. The first block of the system is designed to prove the feasibility of the whole concept. Usage of high level synthesis is shown to reduce the development time about ten times compared to the standard RTL flow while generating design small enough so as we may fit the complete BCI pipeline into one FPGA device.

Název v anglickém jazyce

A Modular Hardware Platform for Brain Computer Interface

Popis výsledku anglicky

The contribution presents a novel highperformace, low power BCI architecture allowing a single-chip implementation of a BCI device. FPGA platform is used to reach high performance and low power consumption; to speed up the development cycle, high-level synthesis of DSP algorithms is employed. A novel highly modular architecture with many advantages (configurability, possibility of independent development, topological compatibility with 2D FPGA fabric, scalability, and high computational power) is proposed. The first block of the system is designed to prove the feasibility of the whole concept. Usage of high level synthesis is shown to reduce the development time about ten times compared to the standard RTL flow while generating design small enough so as we may fit the complete BCI pipeline into one FPGA device.

Druh

D - Stať ve sborníku

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

<a href="/cs/project/GAP102%2F11%2F1795" target="_blank" >GAP102/11/1795: Nové selektivní transformace pro číslicové zpracování nestacionárních signálů</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2012

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

2012 International Conference on Applied Electronics

ISBN

978-80-261-0038-6

ISSN

1803-7232

e-ISSN

—

Počet stran výsledku

4

Strana od-do

287-290

Název nakladatele

University of West Bohemia

Místo vydání

Pilsen

Místo konání akce

Plzeň

Datum konání akce

6. 9. 2012

Typ akce podle státní příslušnosti

EUR - Evropská akce

Kód UT WoS článku

—