Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Programmable PWM modulator optimized for high speed for OPWM test platform

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F14%3A00219214" target="_blank" >RIV/68407700:21230/14:00219214 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Programmable PWM modulator optimized for high speed for OPWM test platform

  • Popis výsledku v původním jazyce

    Optimal Pulse Width Modulation (OPWM) is an established technique to generate PWM waveforms with low base-band distortion. The technique requires fast PWM generator to minimize base-band distortion. The aim of this paper is to present a~programmable PWMmodulator optimized for high speed satisfying the OPWM technique demands. The PWM modulator stores pulse sequence data in an internal memory which is facilitated by SDRAM memory. The design was implemented on Register Transfer Level (RTL) using VHDL language. The design verification was conducted on both RTL and gate levels as well as tested on two development boards.

  • Název v anglickém jazyce

    Programmable PWM modulator optimized for high speed for OPWM test platform

  • Popis výsledku anglicky

    Optimal Pulse Width Modulation (OPWM) is an established technique to generate PWM waveforms with low base-band distortion. The technique requires fast PWM generator to minimize base-band distortion. The aim of this paper is to present a~programmable PWMmodulator optimized for high speed satisfying the OPWM technique demands. The PWM modulator stores pulse sequence data in an internal memory which is facilitated by SDRAM memory. The design was implemented on Register Transfer Level (RTL) using VHDL language. The design verification was conducted on both RTL and gate levels as well as tested on two development boards.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JA - Elektronika a optoelektronika, elektrotechnika

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

  • Návaznosti

    S - Specificky vyzkum na vysokych skolach

Ostatní

  • Rok uplatnění

    2014

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    19th International Conference on Applied Electronics 2014

  • ISBN

    978-80-261-0276-2

  • ISSN

    1803-7232

  • e-ISSN

  • Počet stran výsledku

    4

  • Strana od-do

    157-160

  • Název nakladatele

    University of West Bohemia

  • Místo vydání

    Pilsen

  • Místo konání akce

    Pilsen

  • Datum konání akce

    9. 10. 2014

  • Typ akce podle státní příslušnosti

    EUR - Evropská akce

  • Kód UT WoS článku