Dual interpolating counter architecture for atomic clock comparison
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21240%2F14%3A00226138" target="_blank" >RIV/68407700:21240/14:00226138 - isvavai.cz</a>
Výsledek na webu
<a href="http://dx.doi.org/10.1109/EWDTS.2014.7027081" target="_blank" >http://dx.doi.org/10.1109/EWDTS.2014.7027081</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/EWDTS.2014.7027081" target="_blank" >10.1109/EWDTS.2014.7027081</a>
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
Dual interpolating counter architecture for atomic clock comparison
Popis výsledku v původním jazyce
This paper deals with an accurate time transfer and atomic clocks comparison in a geographically distant locations utilizing the optical lines. A new dual interpolating counter architecture for the clock comparison over an optical network is presented, especially utilizing dense wavelength division multiplexing (DWDM). There are described the time transfer method and the details of the interpolating counter implementation (the interpolator feed and the run time interpolator calibration). Experiences with the current embedded time interval counter design in the FPGA are presented as well.
Název v anglickém jazyce
Dual interpolating counter architecture for atomic clock comparison
Popis výsledku anglicky
This paper deals with an accurate time transfer and atomic clocks comparison in a geographically distant locations utilizing the optical lines. A new dual interpolating counter architecture for the clock comparison over an optical network is presented, especially utilizing dense wavelength division multiplexing (DWDM). There are described the time transfer method and the details of the interpolating counter implementation (the interpolator feed and the run time interpolator calibration). Experiences with the current embedded time interval counter design in the FPGA are presented as well.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
JC - Počítačový hardware a software
OECD FORD obor
—
Návaznosti výsledku
Projekt
—
Návaznosti
I - Institucionalni podpora na dlouhodoby koncepcni rozvoj vyzkumne organizace
Ostatní
Rok uplatnění
2014
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Proceedings of IEEE East-West Design & Test Symposium
ISBN
978-1-4799-7630-0
ISSN
—
e-ISSN
—
Počet stran výsledku
4
Strana od-do
32-35
Název nakladatele
Institute of Electrical and Electronics Engineers
Místo vydání
New York
Místo konání akce
Kyjev
Datum konání akce
26. 9. 2014
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
—