Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Atomic Clock Comparison over Optical Network

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21240%2F13%3A00219088" target="_blank" >RIV/68407700:21240/13:00219088 - isvavai.cz</a>

  • Výsledek na webu

    <a href="http://dx.doi.org/10.1109/ICECS.2013.6815506" target="_blank" >http://dx.doi.org/10.1109/ICECS.2013.6815506</a>

  • DOI - Digital Object Identifier

    <a href="http://dx.doi.org/10.1109/ICECS.2013.6815506" target="_blank" >10.1109/ICECS.2013.6815506</a>

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Atomic Clock Comparison over Optical Network

  • Popis výsledku v původním jazyce

    This paper deals with an accurate time transfer and atomic clocks comparison. It presents an adapter for clock comparison over an optical network, especially utilizing dense wavelength division multiplexing (DWDM). The adapter is a field-programmable gate array (FPGA) based device with DWDM transceivers and frequency synthesis functionality. For the second generation of adapters an embedded interpolating time interval counter in FPGA was developed. We also present results of interpolating counter functionality evaluation in respect to SR620 universal counter.

  • Název v anglickém jazyce

    Atomic Clock Comparison over Optical Network

  • Popis výsledku anglicky

    This paper deals with an accurate time transfer and atomic clocks comparison. It presents an adapter for clock comparison over an optical network, especially utilizing dense wavelength division multiplexing (DWDM). The adapter is a field-programmable gate array (FPGA) based device with DWDM transceivers and frequency synthesis functionality. For the second generation of adapters an embedded interpolating time interval counter in FPGA was developed. We also present results of interpolating counter functionality evaluation in respect to SR620 universal counter.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JC - Počítačový hardware a software

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

  • Návaznosti

    I - Institucionalni podpora na dlouhodoby koncepcni rozvoj vyzkumne organizace

Ostatní

  • Rok uplatnění

    2013

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS 2013)

  • ISBN

    978-1-4799-2452-3

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    4

  • Strana od-do

    682-685

  • Název nakladatele

    IEEE

  • Místo vydání

    Piscataway

  • Místo konání akce

    Abu Dhabi

  • Datum konání akce

    8. 12. 2013

  • Typ akce podle státní příslušnosti

    WRD - Celosvětová akce

  • Kód UT WoS článku

    000339725900175