Novel Error Detection and Correction Method Combining Time and Area Redundancy

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21240%2F15%3A00231270" target="_blank" >RIV/68407700:21240/15:00231270 - isvavai.cz</a>

Výsledek na webu

<a href="http://pad2015.fai.utb.cz/sbornik.php" target="_blank" >http://pad2015.fai.utb.cz/sbornik.php</a>

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Novel Error Detection and Correction Method Combining Time and Area Redundancy

Popis výsledku v původním jazyce

In this paper, a novel fault-tolerant circuits design method is briefly described. It combines time and area redundancy to achieve error-correction abilities similar to triple-modular redundancy (TMR) and the area-overhead close to a duplex system. New logic gates design allowing complete stuck-at fault testability is presented.

Název v anglickém jazyce

Novel Error Detection and Correction Method Combining Time and Area Redundancy

Popis výsledku anglicky

In this paper, a novel fault-tolerant circuits design method is briefly described. It combines time and area redundancy to achieve error-correction abilities similar to triple-modular redundancy (TMR) and the area-overhead close to a duplex system. New logic gates design allowing complete stuck-at fault testability is presented.

Druh

D - Stať ve sborníku

CEP obor

IN - Informatika

OECD FORD obor

—

Projekt

—

Návaznosti

S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2015

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Sborník příspěvků PAD 2015

ISBN

978-80-7454-522-1

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

48-53

Název nakladatele

Universita Tomáše Bati ve Zlíně

Místo vydání

Zlín

Místo konání akce

Zlín

Datum konání akce

2. 9. 2015

Typ akce podle státní příslušnosti

CST - Celostátní akce

Kód UT WoS článku

—