SAT-ATPG for Application-Oriented FPGA Testing

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21240%2F16%3A00301987" target="_blank" >RIV/68407700:21240/16:00301987 - isvavai.cz</a>
Výsledek na webu
<a href="http://ieeexplore.ieee.org/document/7743734/" target="_blank" >http://ieeexplore.ieee.org/document/7743734/</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/BEC.2016.7743734" target="_blank" >10.1109/BEC.2016.7743734</a>

Jazyk výsledku
angličtina
Název v původním jazyce
SAT-ATPG for Application-Oriented FPGA Testing
Popis výsledku v původním jazyce
In this paper we propose a SAT-based ATPG algorithm for application-oriented FPGA testing. For this purpose, a novel fault model is introduced which combines the stuck-at fault model for interconnects testing with the bit-flip model for LUT testing. The concept of SAT-based ATPG enables integrating these two models easily. Fault coverage and fault dominance of the two models is discussed in this paper, yielding suggestions for using the proposed combined model.
Název v anglickém jazyce
SAT-ATPG for Application-Oriented FPGA Testing
Popis výsledku anglicky
In this paper we propose a SAT-based ATPG algorithm for application-oriented FPGA testing. For this purpose, a novel fault model is introduced which combines the stuck-at fault model for interconnects testing with the bit-flip model for LUT testing. The concept of SAT-based ATPG enables integrating these two models easily. Fault coverage and fault dominance of the two models is discussed in this paper, yielding suggestions for using the proposed combined model.

Projekt
<a href="/cs/project/GA16-05179S" target="_blank" >GA16-05179S: Výzkum vztahů a společných vlastností spolehlivých a bezpečných architektur založených na programovatelných obvodech</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění
2016
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku
Proceedings of the 15th Biennial Baltic Electronics Conference
ISBN
978-1-5090-1393-7
ISSN
1736-3705
e-ISSN
—
Počet stran výsledku
4
Strana od-do
83-86
Název nakladatele
Tallin University of Technology
Místo vydání
Tallin
Místo konání akce
Tallinn
Datum konání akce
3. 10. 2016
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
000390684300018

Podobné výsledky(10)