SAT-Based Generation of Optimum Function Implementations with XOR Gates
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21240%2F17%3A00312886" target="_blank" >RIV/68407700:21240/17:00312886 - isvavai.cz</a>
Výsledek na webu
<a href="http://dx.doi.org/10.1109/DSD.2017.74" target="_blank" >http://dx.doi.org/10.1109/DSD.2017.74</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/DSD.2017.74" target="_blank" >10.1109/DSD.2017.74</a>
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
SAT-Based Generation of Optimum Function Implementations with XOR Gates
Popis výsledku v původním jazyce
This paper presents a method for generating optimum multi-level implementations of Boolean functions. It is based on Satisfiability (SAT) problem solving, while different SAT techniques are employed to reach different targets. The method is able to generate one, or enumerate all optimum implementations, while any technology constraints can be applied. Results for 4 input functions implemented by XOR AND-Inverter-Graphs (XAIGs) with different XOR nodes costs are presented. Scalability and feasibility of the method is presented. Finally, an experimental evaluation of XAIG based rewriting algorithm with optimum replacement circuits is presented and compared with the previous solution.
Název v anglickém jazyce
SAT-Based Generation of Optimum Function Implementations with XOR Gates
Popis výsledku anglicky
This paper presents a method for generating optimum multi-level implementations of Boolean functions. It is based on Satisfiability (SAT) problem solving, while different SAT techniques are employed to reach different targets. The method is able to generate one, or enumerate all optimum implementations, while any technology constraints can be applied. Results for 4 input functions implemented by XOR AND-Inverter-Graphs (XAIGs) with different XOR nodes costs are presented. Scalability and feasibility of the method is presented. Finally, an experimental evaluation of XAIG based rewriting algorithm with optimum replacement circuits is presented and compared with the previous solution.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
—
OECD FORD obor
20206 - Computer hardware and architecture
Návaznosti výsledku
Projekt
<a href="/cs/project/GA16-05179S" target="_blank" >GA16-05179S: Výzkum vztahů a společných vlastností spolehlivých a bezpečných architektur založených na programovatelných obvodech</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Ostatní
Rok uplatnění
2017
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Proc. of the 20th Euromicro Conference on Digital System Design
ISBN
978-1-5386-2146-2
ISSN
—
e-ISSN
—
Počet stran výsledku
8
Strana od-do
163-170
Název nakladatele
IEEE
Místo vydání
Piscataway, NJ
Místo konání akce
Vienna
Datum konání akce
30. 8. 2017
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
000427097100022