Dummy Rounds as a DPA countermeasure in hardware
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21240%2F18%3A00322886" target="_blank" >RIV/68407700:21240/18:00322886 - isvavai.cz</a>
Výsledek na webu
<a href="https://ieeexplore.ieee.org/document/8491863" target="_blank" >https://ieeexplore.ieee.org/document/8491863</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/DSD.2018.00092" target="_blank" >10.1109/DSD.2018.00092</a>
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
Dummy Rounds as a DPA countermeasure in hardware
Popis výsledku v původním jazyce
This paper describes the technique of Dummy Rounds as a countermeasure against DPA in hardware implementation of round-based ciphers. Its principle is inspired by several well-known countermeasures used in hardware as Hiding and Dynamic Reconfiguration as well as countermeasures used in software implementations as Dummy cycles, Random order execution or Hiding in time. Being inspired by countermeasures based on dynamic reconfiguration, this method combines hiding of power consumption with hiding in time. In this work we also discuss the amount of randomness available for the control of the computation.
Název v anglickém jazyce
Dummy Rounds as a DPA countermeasure in hardware
Popis výsledku anglicky
This paper describes the technique of Dummy Rounds as a countermeasure against DPA in hardware implementation of round-based ciphers. Its principle is inspired by several well-known countermeasures used in hardware as Hiding and Dynamic Reconfiguration as well as countermeasures used in software implementations as Dummy cycles, Random order execution or Hiding in time. Being inspired by countermeasures based on dynamic reconfiguration, this method combines hiding of power consumption with hiding in time. In this work we also discuss the amount of randomness available for the control of the computation.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
—
OECD FORD obor
20206 - Computer hardware and architecture
Návaznosti výsledku
Projekt
<a href="/cs/project/GA16-05179S" target="_blank" >GA16-05179S: Výzkum vztahů a společných vlastností spolehlivých a bezpečných architektur založených na programovatelných obvodech</a><br>
Návaznosti
S - Specificky vyzkum na vysokych skolach
Ostatní
Rok uplatnění
2018
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Proceedings of the 21st Euromicro Conference on Digital System Design
ISBN
978-1-5386-7376-8
ISSN
—
e-ISSN
—
Počet stran výsledku
6
Strana od-do
523-528
Název nakladatele
IEEE
Místo vydání
Piscataway
Místo konání akce
Prague
Datum konání akce
29. 8. 2018
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
—