System for implementation of a hash table

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21240%2F18%3A00324593" target="_blank" >RIV/68407700:21240/18:00324593 - isvavai.cz</a>

Nalezeny alternativní kódy

RIV/63839172:_____/18:10133264

Výsledek na webu

<a href="https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20180912&DB=EPODOC&locale=en_EP&CC=EP&NR=3244324B1&KC=B1&ND=5" target="_blank" >https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20180912&DB=EPODOC&locale=en_EP&CC=EP&NR=3244324B1&KC=B1&ND=5</a>

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

System for implementation of a hash table

Popis výsledku v původním jazyce

The solution submitted enables implementation of a hash table , for example for compression algorithms, with fast initialization and, at the same time, small demands on system resources. The main parts of the solution are one or more base blocks (1), a corresponding number of masking blocks (20), the counter (14), the address divider (15), the demultiplexer (18) and the multiplexer (22). Each base block (1) includes the flag register memory (4) implemented as a LUT table. In the normal operating mode, the address of the entire symptom system is divided by the address divider (15) into a part connected simultaneously to all the base blocks (1) and to a part that the demultiplexer (18) uses to enable writing in one of the base blocks (1). The masking blocks (20) together with the multiplexer (22) select the contents of the addressed base block (1). In the initialization mode, the counter (14) successively creates all the addresses on the base block (1) inputs for setting the flag register memory (4). ### The patent is exploited by its owner.

Název v anglickém jazyce

System for implementation of a hash table

Popis výsledku anglicky

The solution submitted enables implementation of a hash table , for example for compression algorithms, with fast initialization and, at the same time, small demands on system resources. The main parts of the solution are one or more base blocks (1), a corresponding number of masking blocks (20), the counter (14), the address divider (15), the demultiplexer (18) and the multiplexer (22). Each base block (1) includes the flag register memory (4) implemented as a LUT table. In the normal operating mode, the address of the entire symptom system is divided by the address divider (15) into a part connected simultaneously to all the base blocks (1) and to a part that the demultiplexer (18) uses to enable writing in one of the base blocks (1). The masking blocks (20) together with the multiplexer (22) select the contents of the addressed base block (1). In the initialization mode, the counter (14) successively creates all the addresses on the base block (1) inputs for setting the flag register memory (4). ### The patent is exploited by its owner.

Druh

P - Patent

CEP obor

—

OECD FORD obor

10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2018

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Číslo patentu nebo vzoru

EP3244324

Vydavatel

EPO_1 -

Název vydavatele

European Patent Office

Místo vydání

Munich, The Hague, Berlin, Vienna, Brussels

Stát vydání

—

Datum přijetí

12. 9. 2018

Název vlastníka

Cesnet, Zájmové Sdružení Právnických Osob; České vysoké učení technické v Praze

Způsob využití

A - Výsledek využívá pouze poskytovatel

Druh možnosti využití

A - K využití výsledku jiným subjektem je vždy nutné nabytí licence